PDF Download
PubReader
Export Citation
Email the Author
Share Facebook
Share Twitter
Cited by 0 Article
Metrics (View:558)
I. 서 론
천리안 3호 개발사업은 재난안전 대응을 위해 국가차원에서 전략적으로 위성통신망 구축을 목표로 과학기술정보통신부와 환경부, 국토부, 해양경찰청의 출연으로 2027년 12월까지 정지궤도통신위성 1기와 이를 지원하는 지상시스템을 개발하는 사업이다[1]. 천리안 3호의 위성 플렉서블 광대역 통신탑재체(FBCS)는 디지털과 아날로그 하이브리드 타입으로 구성하여 남한 지역 및 해양 지역의 경우 디지털과 아날로그 채널 모두 접근이 가능하도록 설계되어 있다. 이 중 디지털 신호는 디지털신호처리장치(DPE: digital process equipment)라는 디지털 중계 장치를 통해 처리된다.
디지털 중계 방식은 신호 변복조 처리 유무에 따라 regenerative와 transparent 방식으로 나뉠 수 있다. 일반적으로 디지털 중계기에서는 사용자 단위의 부채널화를 기반으로 효율적으로 위성채널 자원의 관리가 가능하다. 또한 부채널 단위의 이득 제어, 재밍 신호의 제거 등을 통해 신호 품질을 개선할 수 있다[2]. 추가적으로 regenerative의 경우 상/하향링크의 변조방식을 변경하여 링크마진의 개선이 가능하며, 라우팅 기능을 통해 동적인 통신망 구성을 지원할 수 있다[3],[4]. DPE는 DVB-RCS2[5] 기반의 상향링크 복조기와 DVB-S2X[6] 기반의 하향링크 변조기를 사용하여 regenerative 중계를 지원한다. 또한 FPGA를 사용하여 SDR(software define radio) 기능이 지원 가능하다. 이를 통해 필요시 펌웨어를 업데이트하여 새로운 위성통신기능을 시험할 수 있다.
DPE는 지상의 SOC(Spacecraft Operation Center)뿐만 아니라 regenerative 기능을 활용하여 POC(Payload Operation Center)를 통해 직접 제어될 수 있다. POC에서 regenerative 대역폭의 일부를 TC(telecommand)/TM(telemetry) 대역으로 할당하여 DPE에서 해당 신호를 직접 송수신 가능하다. 따라서 TC/TM 링크를 2중화 하여 SOC를 통한 제어는 저속 링크(LSL: low speed link)로, POC는 DPE와 직접적으로 신호를 송수신하는 고속 링크(HSL: high speed link)를 통해 DPE를 제어할 수 있다. 이때 각 링크는 별도의 프로토콜을 사용하여 통신한다.
천리안 3호의 경우 해외에서 개발하는 DPE-F와 국내 개발의 DPE-L을 탑재한다. 본 논문의 Ⅱ장에서는 DPE-F/L의 HW 설계 사항과 주요 기능의 차이점에 대해 알아본다. Ⅲ장에서는 DPE-L EM(engineering model) 설계를 기준으로 주요 기능의 구현 사항을 확인한다. Ⅳ장에서는 DPE 운용 설계를 제어 및 감시 신호 송수신 방법, 사용자 데이터 처리 방법 관점에서 설명 하고 마지막으로 5장에서 결론을 내린다.
II. DPE HW 설계
그림 1은 DPE의 HW 블록 구조를 보여준다. DPE에 입력된 RF 신호는 ADC 이후 부채널화기를 통해 부채널별로 할당된다. 부채널은 DPE 내부에 저장된 configuration 정보에 따라 transparent 신호의 경우 스위치 모듈로 전달되어 부채널의 운용 정보에 따라 채널 내 혹은 채널 간 이동 혹은 복제를 수행한다. 이 과정에서 해당 신호는 ALC(automatic level control)/FGM(fixed gain mode)와 같은 이득제어, 잡음제거 등과 같은 신호처리를 수행한다. Regenerative 부채널의 경우 부채널화기에서 모뎀 기능으로 전달되게 된다. 모뎀에서는 입력된 주파수 단위의 신호를 시간축으로 돌려 동기화 등의 기능을 수행하고 이 후 변조를 수행하게 된다. 이 때 regenerative의 일부 대역은 HSL로 할당되어 TC/TM 메시지를 CPU로 전달하는 역할을 수행한다. sFPGA(support FPGA)는 우주환경에서 FPGA 의 성능을 유지하기 위해 주기적으로 blind scrubbing을 수행한다. 또한 DPE-L에서는 모듈 간 TC/TM 송수신, 메모리 인터페이스 등을 추가적으로 지원한다.
그림 2는 DPE의 형상이다. DPE-F/L 두 장치 모두 중심부에 모뎀 모듈 양 측면에 스위치 모듈을 배치하였다. 각 모듈 간 연결은 케이블을 통해 수행된다.
표 1은 DPE-F와 DPE-L의 주요 규격을 보여준다.
DPE-F와 DPE-L은 각각 3.195 GHz, 3.615GHz 중심주파로 동작한다. 각 장치는 스위치 모듈과 모뎀 모듈로 구성되어 있는데, RF 인터페이스를 수행하는 모뎀모듈의 경우 DPE-F는 4:2(2 active+2 redundancy) 혹은 4:3으로 동작하며 DPE-L은 3:2로 동작한다. 각 redundancy는 미사용 시 전원은 인가되지 않는다. DPE의 주요 기능 중 regenerative와 관련해서는 상향 DVB-RCS2, 하향 DVB-S2X를 사용하며 최대 전송률은 표 1과 같다.
III. DPE-L EM 구현
DPE-L은 현재 그림 3과 같이 EM이 제작되어 주요 기능에 대한 시험 중에 있다. DPE-L은 EM의 시험이 완료된 후 EM 설계를 기준으로 EQM(engineering qualification model)을 제작하여 인증 과정을 수행할 예정이다.
본 장에서는 주요 인터페이스와 신호처리 방법에 대한 설계 내용과 DPE 운용 상태에 따른 동작 방안에 대해 간략히 기술한다.
DPE-L의 경우 단순 스위칭만을 수행하는 transparent 신호와 MPLS 기반의 routing을 위한 regenerative 신호는 각각 모뎀 모듈의 DCU와 OBPU에서 생성된다. 각 FPGA에서 생성된 신호는 스위치 모듈로 전달되어 부채널별로 할당된 운용을 위한 configuration에 따라 개별적으로 신호처리와 스위칭(transparent)/라우팅(regenerative)을 수행한다. 모듈 간 데이터 전송은 backplane을 적용하는 대신 외부 고속 케이블을 사용하며 인터페이스는 xilinx FPGA에서 제공하는 GTH를 사용하여 구현하였다.
입력 대역폭 100 MHz 기준으로 transparent 신호를 전송하기 위한 전송속도는 약 8.3 Gbps로 송수신에 각 2개의 Lane을 사용한다. 반면 regenerative 송수신을 위한 필요 전송속도는 약 2.6 Gpbs로 송수신에 각 1개의 lane이 필요하다.
GTH에 대한 기본적인 기능 검증은 xilinx에서 제공하는 iBERT(integrated Bit Error Ratio Tester)를 사용하는데, 그림 4와 같이 DPE-L 포트에 대해 정상 송수신됨을 검증하였다. 모뎀 모듈과 스위치 모듈 간 통신에는 자체적인 프로토콜을 적용하여 모듈 간 고속 통신을 지원한다.
모뎀 모듈은 3.55 GHz와 3.68 GHz 주파수를 중심으로 100 MHz 대역의 신호를 수신받아 처리 가능하여야 한다. 중심주파수는 지상국에서의 제어에 따라 변경 가능하다. 입력신호 처리를 위한 ADC는 TI사의 ADC12DJ3200 NWE를 사용하였다. 입력 레벨은 최대 −14.5 dBm/100 MHz로 PAPR 고려 시 최대 −2.5 dBm의 입력이 가능하기 때문에 RF 입력단은 −2.5 dBm 신호가 ADC 입력단에서 최대값을 갖도록 설계되었다. ADC와 FPGA는 JESD2 04B 인터페이스를 통해서 디지털 신호를 주고 받는다.
RF 출력신호도 입력신호와 동일하게 2개의 중심 주파수를 변경하면서 출력 처리 가능하도록 설계되었다. E2V사 EV12DS130BG를 사용하였으며 FPGA에서 DUC를 구현하였다. DAC 입력 신호는 12 bit differential로 4개의 parallel한 채널을 통해 입력되며 4:1 MUX와 NRTZ (non return to zero) 모드를 사용하여 신호를 출력한다. 신호레벨이 최대 −14.5 dBm/100 MHz가 가능하도록 RF단 설계에 Amp를 반영하였다.
DPE-L에서는 스위치모듈의 FPGA에서 전달받은 transparent 신호를 사용하여 신호처리를 수행한다. 수행하는 기능은 입출력 신호레벨 측정, 이득 제어, 간섭 신호 제거와 비콘신호 생성 기능이다.
DPE에서는 FGM과 ALC 2개의 이득 제어 방식을 지원한다. 100 MHz 입력대역은 최대 64개의 부채널로 나뉘어 사용이 가능하다. 이를 지원하기 위해 동시에 최대 64 부채널이 FGM 모드로 동작 가능하다. ALC의 경우 16개의 부채널을 동시에 제어할 수 있다. 입력된 신호는 EB (elementary bandwidth)라고 불리는 128 kHz의 최소 사용 대역폭 단위로 입력레벨을 측정하고, 부채널 단위로 지상에서 전달받은 configuration 정보에 따라 요청된 이득제어를 수행한다. FGM은 −10 dB부터 30 dB까지 0.5 dB 단위로 제어 가능하며 ALC는 최소 −78 dBm부터 −34.5 dBm까지 조절 가능하도록 설계되었다. 그림 5 및 그림 6은 각각 동일 입력 신호에서 64개의 FGM을 처리한 결과와 16개의 ALC를 처리한 결과를 보여준다.
시험 결과를 통해 ALC와 FGM이 부채널 단위로 잘 제어됨을 확인하였다.
신호처리를 정상적으로 수행하기 위해서는 단순 기능 정의뿐 아니라 지상국과 어떤 정보를 송수신할지 그리고 신호처리의 기본 단위를 어떻게 설정할지 등에 대한 TC 설계와의 정합성이 중요하다. 부채널 단위로 정보를 처리할 경우 DPE에서의 신호처리 과정이 복잡해지는 반면 TC 송수신에 필요한 채널 대역폭이 감소한다. 반대로 EB 단위로 지상국에서 관리할 경우 DPE에서의 제어는 간단해지지만 TC 송수신에 필요한 대역폭이 증가되는 단점이 있다.
그림 7은 DPE-L에서 정의한 상태 천이도를 나타낸다. 상태에 대한 정의와 동작은 스위치 모듈의 프로세서가 제어하게 된다. 각 동작 상태에 따라 모뎀 모듈과 스위치 모듈의 동작 상태가 정의되며, 상태에 따라 TC/TM의 송수신 방법이 LSL로 제안될 수 있다.
DPE-L은 OFF 상태에서 전원인가 후 10초 이내에 IDLE 상태에 진입해야 한다. IDLE 상태에서는 스위치 모듈만 전원이 인가되게 된다. 이 후 10초 이내에 별도의 제어 명령이 수신되지 않으면 “Awake” 상태를 거쳐 “Operation” 상태로 천이되게 된다. “Idle/Awake” 상태에서는 1553B를 통한 저속 LSL로 TC/TM 송수신, configuration 변경, FW/SW upload가 가능하다. “Operation” 천이 과정에서 모뎀 모듈의 전원이 인가되며 이 후 운용 과정에서 “Operation” 상태를 유지하게 된다. “Operation” 상태에서는 지상국과 HSL을 통한 고속 TC/TM 송수신이 가능하게 된다.
각 상태 천이는 지상국에서 TC를 사용하여 제어 가능하다.
IV. DPE 운용방안
DPE 제어는 그림 8과 같이 SOC를 통한 LSL TC/TM 운용과 POC를 통한 HSL 운용으로 분류할 수 있다.
SOC를 통한 제어는 POC에서 요청된 TC에 대해서 SOC에서 사용하는 S-band 대역의 신호를 통해 위성으로 전달된다. 해당 TC는 탑재체 BUS를 통해 1553B 메시지 형태로 DPE에 전달된다. 이때 해당 패킷에 대한 암호화는 SOC에서 수행하며 DPE에 입력되는 TC는 복호화가 완료된 메시지 형태로 수신된다.
HSL을 통한 제어 채널 운용은 POC에서 DPE가 수신하는 RF 신호의 형태로 송신하게 된다. 이때 사용하는 프로토콜 구조는 그림 9와 같다. TC/TM의 기본 구조는 PUS 프로토콜을 준용하고, 암호화와 복호화 또한 POC와 DPE간에 직접적으로 수행하게 된다.
LSL은 위성 내부의 여러 탑재장치에서 필요로 하는 TC/TM을 송수신하기 때문에 DPE에서 사용 가능한 데이터 전송량은 한정적이다. 이에 반해 HSL의 경우 DPE운용만을 위한 별도의 대역을 할당하여 사용하기 때문에 DPE 내부의 FW 혹은 업데이트, 입력되는 대역에 대한 세부적인 정보와 같이 대용량 그리고 즉각적으로 필요한 데이터 전송에 유리하다.
지상국에서 수신된 정보들은 DPE-L 내부에서 메모리맵 방식으로 처리된다. 메모리 맵 방식은 지상국에서 TC 송신 시 특정 메모리의 ID와 메모리 address를 이용하여 직접적으로 메모리에 접근하는 방식으로 메시지 송수신 방식이 단순하고 이 후 시스템 업그레이드가 쉽다는 장점을 가지고 있다.
DPE-L에서는 부채널별 제어를 위한 configuration 정보와 FW/SW bit 파일 등을 저장하기 위해 다양한 메모리를 사용한다. 그림 10은 DPE-L에서 설계된 메모리 구조를 나타낸다.
V. 결 론
본 논문에서는 천리안 3호 위성에 탑재되는 DPE의 개발 내용에 대하여 서술하였다. 현재 각 장치의 예비설계가 완료되었으며 EM을 제작하는 DPEL의 경우 그림 3과 같이 제작이 완료되어 기능별 시험을 수행하고 있다.
DPE는 FBCS를 구성하는 핵심 구성품으로 주파수의 사용 효율과 중계 채널을 효율적으로 관리하기 위해서 반드시 필요하다. 본 논문에서는 이를 구현하기 위한 설계 내용을 인터페이스, 신호처리, 상태천이 등에 대한 주요 설계 결과를 공유하였다. 또한 EM에서 진행 중인 시험에 대한 결과를 통해 실제 제작 장비에서 필요 신호처리 기능이 정상적으로 동작함을 확인하였다.
또한 DPE 운용방안에 대한 설계 사항을 공유하였다. 운용 개념 설계는 DPE 자체 설계 사항뿐 아니라 추후 지상국과의 연동을 고려하여야 하기 때문에 개발 간 지속적으로 수정 및 보완될 예정이다. 현재 운용 개념과 관련하여 필요 기능 식별, 기본 기능 설계 및 구현이 완료되어 있다. DPE-F와 DPE-L 간의 운용 방안 공통화를 위한 사항을 식별하여 운용 개념 보완할 예정이다.
