W-Band 광대역 저잡음 증폭기 설계

Ⅰ. 서 론

최근 W-band 대역이 자율주행자동차 및 드론의 근거리 센서 시스템을 위한 주파수로 주목받고 있다. 특히, W-band의 주파수는 파장이 짧아 작은 목표물을 탐지할 수 있으며, 시스템 소형화에 유리한 측면이 있다. 저잡음 증폭기(low noise amplifier, LNA)는 센서 시스템에서 안테나 직후에 연결되어 전체적인 수신 성능을 결정하는 가장 중요한 회로이다^[1]∼[4]. 저잡음 증폭기는 충분한 신호 대 잡음비(signal to noise ratio) 획득을 위해 높은 이득 및 낮은 잡음지수를 가져야 하며, 강한 입력 신호에 포화되지 않는 높은 선형성이 필요하다^[1],[3].

W-band와 같은 초고주파 영역에서는 저잡음증폭기 설계시 트랜지스터의 이득이 충분하지 않기 때문에 Friis formula에 따라 이후의 잡음지수가 더해져 전체적인 잡음지수가 크게 열화될 수 있다^[1]. 따라서 다수의 증폭단이 필수적이며, 트랜지스터의 기생 캐패시턴스(parasitic capacitance)에 의한 잡음 성능 및 이득 열화를 막기 위한 설계 기법들이 요구된다.

본 논문에서는 100-nm GaAs pHEMT 공정을 사용하여 W-band 대역 레이다를 위한 고이득 저잡음 증폭기를 설계한 결과를 제시한다. Ⅱ장에서는 광대역 저잡음 증폭기 설계 방법에 대해 설명하며, Ⅲ장에서는 측정 결과를 제시한다.

Ⅱ. 회로 설계

초고주파 영역에서는 트랜지스터의 이득이 충분하지 않기 때문에 첫 단의 잡음뿐만 아니라, 뒤따르는 증폭기의 잡음지수도 크게 더해지게 된다^[1]. 따라서 초고주파 영역에서 광대역 이득특성을 갖는 저잡음 증폭기를 설계하기 위해서는 잡음 정합회로의 구성, 트랜지스터의 사이즈 및 증폭단의 수가 적절히 고려되어야 한다. 그림 1은 100 nm GaAs pHEMT 공정 트랜지스터의 사이즈에 따른 최대 가용 이득 및 최저 잡음지수 시뮬레이션 결과이다. 본 논문에서는 첫 단에서는 잡음지수와 이득을 고려하여 2-finger×15 μm의 트랜지즈터 사이즈를 사용하였다. 그림 2는 트랜지스터의 크기에 따른 최적 잡음 임피던스와 최적 이득 임피던스의 궤적이다. 입력 임피던스에 따라 매칭네트워크의 구성이 달라질 수 있기 때문에 트랜지스터의 사이즈에 따라 정합회로에서 추가적인 잡음열화가 발생할 수 있다. 따라서 최대 가용 이득 및 잡음 성능과 함께 입력임피던스의 위치 또한 적절히 설계에 고려되어야 한다. 그림 3은 제안된 저잡음 증폭기의 전체 회로도이다. 잡음정합과 입력정합을 동시에 이루기 위해 소스단에 degeneration 인덕터를 사용하였으며, 입력 정합 및 정전기 방지를 위해 shunt 인덕터를 사용하여 정합하였다. 광대역 이득특성을 얻기 위해서는 트랜지스터의 기생 캐패시턴스 컨트롤이 반드시 필요하다. 게이트 소스 사이의 캐패시턴스(C_gs) 및 게이트 드레인 사이의 캐패시턴스(C_gd)에 의한 고주파 이득 열화는 게이트의 series 인덕터를 통해 컨트롤할 수 있으며, 드레인 소스 사이의 캐패시턴스인(C_ds)에 의한 고주파 이득 열화는 드레인의 series 인덕터를 통해 컨트롤할 수 있다. 따라서 본 연구에서는 게이트 및 드레인에 series 인덕터를 배치하여 기생 캐패시턴스를 정합회로에 포함시키는 방법으로 열화를 방지하였다. 또한, 추가된 series 인덕터는 기생 캐패시턴스와 함께 극점(pole)을 형성하여 대역폭을 크게 향상시키는 역할을 한다. 각 단의 극점은 트랜지스터와 인덕터의 비율을 통해 결정된다. 그림 4는 제안된 저잡음 증폭기의 전체 electromagnetic simulation을 위한 3-D 모식도이다. 초고주파 영역에서는 Backvia와 Signal line과의 커플링에 의해 성능 열화가 발생할 수 있다. 따라서 이러한 요소들을 시뮬레이션에 적절히 반영하기 위해 Backvia 및 RF 패드를 포함한 전체 시뮬레이션을 진행하였다.

그림 1. | Fig. 1. 트랜지스터의 사이즈에 따른 최대 가용이득 및 최저 잡음 지수 | Maximum available gain and minimum noise figure according to the transistor size variation.

Download Original Figure

그림 2. | Fig. 2. 트랜지스터 사이즈에 따른 최적 이득 임피던스 및 최적 잡음 임피던스 | Input optimum impedance and noise optimum impedance according to the transistor size variation.

Download Original Figure

그림 3. | Fig. 3. 4단 저잡음 증폭기 회로도 | Schematic of the four-stage low noise amplifier.

Download Original Figure

그림 4. | Fig. 4. 제작된 chip 사진 | Fabricated chip microphotograph.

Download Original Figure

Ⅲ. 측정 결과

그림 5에서는 S-parameter 측정 셋업이 나타나 있다. 제작된 칩은 GGB RF probe(GSG 100 pitch) 및 Rohde & Schwarz 사의 ZVA-50과 ZVA-Z90 up & down convertor를 사용하여 측정하였다. 해당 장비로는 75∼110 GHz까지 측정이 가능하다. 그림 6은 S-parameter의 시뮬레이션 및 측정 결과를 비교한 그래프이다. 75∼82 GHz에서 이득 및 정합이 높은 일치성을 보이는 것을 확인할 수 있다. 1.5 V 전원 33 mA 전류 소모 조건에서 측정된 이득은 80 GHz에서 16.7 dB이다. 그림 7은 noise figure 측정 셋업이다. Noisecom사의 NC5110A noise source와 SAGE사의 down convertor 및 Keysight 사의 noise analyzer를 사용하여 RF probing을 통하여 측정하였다. 그림 8은 측정된 noise figure이다. 80∼85 GHz에서 평균 5.5 dB의 잡음지수를 달성하였다. 그림 9는 측정된 입력 1-dB compression point(input P1dB)이다. 측정된 P1 dB는 −15 dBm이다. 표 1에서는 보고된 저잡음 증폭기의 성능을 비교하였다. 참고문헌 [6] 및 참고문헌 [7]의 InGaAs 공정 저잡음 증폭기와 비교하였을 때 잡음성능은 뒤떨어지지만 같은 공정인 참고문헌 [5]와 비교하였을 때는 준수한 성능을 달성하였다. InGaAs 공정의 경우, 채널에서 전자의 모빌리티가 GaAs 공정에 비해 뛰어난 잡음성능을 보이며, 협대역 GaAs 저잡음 증폭기의 경우, 일부 주파수 대역에서 한정적으로 높은 잡음성능을 보일 수 있다.

그림 5. | Fig. 5. S-parameter 측정 셋업 | S-parameter measurement setup.

Download Original Figure

그림 6. | Fig. 6. S-parameter 측정 결과 | S-parameter measurement results.

Download Original Figure

그림 7. | Fig. 7. Noise figure 측정 셋업 | Noise figure measurement setup.

Download Original Figure

그림 8. | Fig. 8. Noise figure 측정 결과 | Noise figure measurement result.

Download Original Figure

그림 9. | Fig. 9. Input P1 dB 측정 결과 | Input P1 dB measurement result.

Download Original Figure

Ⅳ. 결 론

본 논문에서는 100-nm GaAs pHEMT 공정을 이용하여 W-band 광대역 저잡음 증폭기를 설계 및 제작하였다. 제안된 저잡음 증폭기는 4단 공통소스 구조로 설계하였으며, 극점 튜닝 기법을 통하여 광대역 특성을 달성하였다.