Ⅰ. 서 론
5G 이동통신의 발전으로 전력 증폭기는 넓은 대역폭과 높은 PAPR(peak-to-average power ratio) 신호에 대응하기 위해 OBO 영역에서도 높은 효율이 요구된다. 특히 소형 디바이스 및 고집적 시스템에서는 고효율, 광대역, 소형화가 핵심 설계 요건이다. DPA는 부하 임피던스 변조를 통해 OBO 영역에서 높은 효율을 유지할 수 있어 널리 활용되지만, 통상적인 DPA 구조는 약 6 dB의 제한된 OBO와 큰 회로 크기, 협소한 대역폭이라는 한계를 가진다[1]~[16].
이러한 한계를 극복하기 위해 다양한 연구가 수행되었다. 대표적으로 OBO 확장을 위한 비대칭[2], multi-way[3], multi-stage[4] 구조와 VS(virtual-stub)[5], OCC(out-phased current combining)[6], CCL(complex combining load)[7] 기법, 그리고 이들을 결합한 구조가 제안되었다[8]~[10].
한편, OBO 확장뿐만 아니라 DPA의 동작 대역폭을 확장하기 위한 다양한 기법들이 제안되었다. 참고문헌 [11]은 quasi-lumped λ/4 임피던스 변환기와 다중 공진 회로를 활용하여, 대역 특성을 개선하였으며, 참고문헌 [12]는 캐리어 및 피킹 증폭기의 결합 지점에서 전류의 크기와 위상을 조절하여 대역을 확장하였다. 참고문헌 [13]에서는 고조파 제어 회로를 LN에 추가하여 대역폭을 확장하였다. 그러나 이러한 기법들은 추가적인 정합 회로가 요구되며, 이는 설계 복잡도 및 구현 난이도를 증가시키는 한계를 가지고 있다. 반면, 참고문헌 [10]에서는 캐리어 LN (LNC)와 피킹 LN(LNP)에 L-형 정합 회로를 통해 OBO 확장과 광대역 특성을 갖는 LN를 제안하였다. 이러한 간소화된 LN 구조를 통해 DPA의 원하는 변조 특성을 효과적으로 확보할 수 있다.
최근, DPA의 대역폭과 OBO 범위를 동시에 확장하고 회로를 더욱 간소화하기 위해 CTL 기반의 LN 구조가 제안되었다. 참고문헌 [14]에서는 등가 회로 분석을 통해 CTL 기반 LN를 종합적으로 분석하였고, OBO 확장이 가능한 여러 LN 구조를 제시하였다. 그중, 그림 1(a) Type 1 구조를 적용하여 회로를 간소화한 DPA의 성능을 검증하였다. 또한, 참고문헌 [15]는 CTL 내부 리액턴스의 non-foster 성분을 활용하여 대역 특성을 분석하고, 그림 1(b) Type 4 구조로 광대역 DPA를 검증하였다.
본 논문에서는 확장된 OBO와 광대역 특성을 동시에 달성하기 위해, 하나의 포트가 단락된 3 포트 CTL을 활용한 CTL 기반 LN 구조를 제안한다. 제안하는 LN는 참고문헌 [14]에서 제시된 구현 가능한 구조 중 그림 1(c)의 Type 6 구조를 채택하였으며, 이는 하나의 CTL, 정합 유연성을 제공하는 두 개의 커패시터, 세 개의 병렬 스텁으로 구성된 간단한 구조이다.
CTL의 등가 회로 모델과 LN의 설계 조건 분석을 통해, 원하는 부하 변조를 만족하는 CTL의 전기적 길이와 결합 계수의 해가 무수히 많다는 점을 발견하였으며, 파라미터 스윕을 기반으로 한 CTL 설계 변수 최적화를 수행했다. 그 결과, 광대역 성능과 단순화된 회로를 동시에 설계할 수 있는 최적의 설계 변수 조합을 도출했다.
제안된 구조와 최적화된 설계 변수를 검증하기 위해, CTL과 패키지형 GaN-HEMT 소자를 사용하여 2.9~4.3 GHz 대역에서 동작하는 DPA를 설계 및 검증했다.
Ⅱ. 부하 정합 회로 분석 및 설계
그림 2는 LNC와 LNP에 구현된 리액턴스 XC1~XC3, XP1~XP3, 복소 부하 임피던스 ZL, 그리고 C-L-C 형태의 Π-기생 회로로 구성된 확장된 OBO 영역을 갖는 LN 구조를 나타낸다. ZC,low, ZC,peak, ZP,peak는 각각 캐리어와 피킹 증폭기의 낮은 입력 전력과 최대 입력 전력에서의 최적 임피던스를 나타낸다. 캐리어와 피킹 증폭기가 동일한 드레인 바이어스 전압이 인가된다고 가정할 때, DPA의 OBO 범위는 식 (1)과 같이 정의된다.
여기서 α는 캐리어 및 피킹 증폭기의 전력비 (ZC,peak/ZP,peak)이며, β는 캐리어 증폭기의 부하 임피던스 변조비 (ZC,low/ZC,peak)를 의미한다. 참고문헌 [10]에서 제시된 식 (9)~식 (22)에 따르면, OBO 파라미터인 α,β, 부하 임피던스의 실수부 RL, 그리고 기생 성분들의 값이 결정되면 리액턴스 성분인 XC1~XC3, XP1~XP3 값을 도출할 수 있다.
이러한 리액턴스 성분들을 통해 원하는 부하 변조 특성을 얻을 수 있고 이를 통해 OBO 영역을 확장할 수 있다. 또한 병렬 소자 jXC3, jXP3, RL은 하나의 등가 임피던스로 병합 가능하며, 이때 결합된 부하 임피던스는 식 (2) 같이 표현할 수 있다.
최종적으로 LN는 (2)를 통해 LNC 와 LNP에 L-형 회로와 복소 부하 임피던스로 간단하게 구성할 수 있다.
그림 3은 제안된 Type 6 CTL 기반 LN의 회로 구조를 나타낸다[14]. 제안하는 LN는 하나의 포트가 단락된 CTL, LNC와 LNP에 병렬로 삽입된 정합 소자 XC, XP, 복소 부하 임피던스 Z′L, 그리고 패키지 트랜지스터의 기생 회로로 구성된다.
설계 및 분석을 위해 CTL은 전기적 길이(θ0)가 90도 이하인 두 개의 대칭적인 무손실·가역 전송선로로 가정한다. 전력은 두 전송선로 간의 상호 결합을 통해 전달되며, 이때의 결합 특성은 식 (3)과 같이 표현할 수 있다.
Z0e와 Z0o는 각각 CTL의 우수, 기수 모드 임피던스를 의미한다. 포트가 단락된 CTL의 등가 회로는 그림 3과 같이 나타낼 수 있으며 이때, 캐리어 및 피킹 증폭기, PMN는 각각 포트 3, 1, 2에 직접 연결된다[14]. 각 포트와 결합 지점 사이의 L-형 회로를 구성하는 리액턴스 X1, X2, X3는 Z0e, Z0o, θ0에 의해 결정된다.
따라서 LNC와 LNP에 병렬 소자 XC와 XP는 각각 X3 및 X2와 병합될 수 있으며, 이를 통해 L-형 LN 구현이 가능하다. 그림 3의 CTL 기반 LN를 그림 2의 OBO 확장을 위한 LN와 등가가 되도록 설계함으로써, 동일한 부하 변조 특성을 얻을 수 있다. 이때 리액턴스 등가 회로의 소자 값은 Z0e, Z0o, θ0 값을 적절히 선정하여 결정할 수 있으며, 이에 해당하는 등가 수식은 식 (7) 및 식 (8)과 같다.
CTL의 내부 직렬 리액턴스인 −X1/C0와 −X1/cosθ0는 외부에서 보상할 수 없으므로, 그림 2에 있는 XC2 및 XP2의 직렬 리액턴스와 일치하도록 설계해야 한다. 반면, 병렬 리액턴스인 X2와 X3는 캐리어와 피킹 LN 외부 보상 소자인 XC와 XP를 사용하여 보상할 수 있다. 이에 대한 수식은 식 (9) 및 식 (10)과 같다.
또한, 포트 2와 결합 지점 사이에 X1 및 −X1은 직렬 및 병렬 리액턴스는 Z′L과 결합하여 목표 복소 임피던스인 ZML과 동일하게 설계할 수 있다. 결과적으로 변환된 임피던스 수식은 식 (11)과 같다.
CTL 내부의 직렬 리액턴스는 Z0e, Z0o, θ0의 함수로 표현된다. 즉, 이 값들은 독립 변수가 아닌 CTL 파라미터에 의해 종속적으로 결정되므로 설계 시 상호 제약이 발생한다. 이에 식 (7) 및 식 (8)의 등가 조건에 따라 식 (12)와 같은 관계식을 얻을 수 있다.
식 (12)에 따라 그림 3의 LNC와 LNP리액턴스 값들이 결정되면, C0cosθ0 값이 결정된다. C0와 θ0 사이에 무수히 많은 조합이 생기며, 이 중 하나의 변수를 선택하면 나머지 변수가 자동으로 결정된다. 식 (4) 및 식 (7)에 따라 Z0e, Z0o는 C0와 θ0에 대한 함수로 식 (13) 및 식 (14)과 같이 표현할 수 있다.
식 (12)에 의해 결정된 C0, θ0와 주어진 XC2 값을 통해 다양한 Z0e, Z0o조합을 얻을 수 있다. 이러한 파라미터 값을 식 (9)~식 (11)에 대입하면 CTL 기반 LN의 설계 변수인 XC, XP, Z′L의 값을 구할 수 있으며, 이를 통해 원하는 부하 변조 특성을 갖는 LN를 구현할 수 있다.
원하는 부하 변조를 위한 설계 파라미터를 도출하기 위해서는 목표 OBO와 트랜지스터를 결정해야 한다. OBO 범위를 효과적으로 확장하기 위해 본 연구에서는 캐리어 증폭기에 CREE 社의 6-W GaN HEMT(CG40006P)를, 피킹 증폭기에 10-W GaN HEMT (CG2H40010F)를 활용한 비대칭 구조로 설계했다. 로드풀 시뮬레이션 결과, 최대 전력 조건에서 캐리어 및 피킹증폭기의 최적 임피던스인 ZC,peak와 ZP,peak는 각각 35 Ω과 25 Ω으로 결정했다. 낮은 입력 조건에서 캐리어 증폭기의 최적 임피던스 ZC,low는 86 Ω으로 결정했다.
7.7 dB OBO를 목표로 설계하기 위해 OBO 파라미터인 α와 β는 각각 2.46과 1.4로 결정했다. 패키징된 트랜지스터의 기생 성분은 시뮬레이션을 통해 추출했으며, 원하는 부하 변조를 달성하기 위한 초기 파라미터는 표 1에 요약하여 정리했다.
| Parameter | Unit | Value |
|---|---|---|
| ZC,peak/ZP,peak | Ω | 35/25 |
| ZC,low | Ω | 86 |
| α | − | 2.46 |
| β | − | 1.4 |
| CC,ds/CP,ds | pF | 1.1/2.2 |
| LC,bond/LP,bond | nH | 0.45/0.45 |
| CC,pkg/CP,pkg | pF | 0.2/0.2 |
그림 4는 표 1의 초기 파라미터를 바탕으로, 스케일링 팩터 RL에 따른 OBO 확장을 위한 LN의 리액턴스 값과
복소 부하 임피던스를 나타낸다. 특정 RL 값이 선택되면 그에 상응하는 소자 값들이 결정되며, 식 (12)에 따라 C0 또는 θ0를 조절하여 CTL 기반 LN의 설계 변수를 얻을 수 있다. 또한, 직렬 리액턴스 XC2와 XP2 사이의 비율은 RL에 대해 일정하게 유지되므로, C0와 θ0를 RL과 무관하게 독립적으로 최적화할 수 있다[10]. 표 1의 초기 파라미터 설정 시, C0cosθ0 값은 식 (12)에 따라 0.497로 결정된다.
그림 5(a) 및 그림 5(b)는 θ0에 따른 Z0e와 Z0o를 나타낸다. C0cosθ0 값이 고정되어 있으므로 θ0가 커지면 C0도 증가하게 되며, 그 결과 θ0가 약 58°를 초과할 때 Z0e가 급격히 증가하게 된다. 또한 θ0가 5도 미만일 때는 요구되는 특성 임피던스가 지나치게 높아져 물리적 구현이 어렵다.
그림 5(c)는 XC 와 XP는 서셉턴스 값을 나타낸다. 서셉턴스의 부호가 양수일 때는 해당 정합 소자는 인덕터 혹은 단락 스텁으로 구현 가능하며, 음수일 때는 커패시터 혹은 개방 스텁으로 구현할 수 있다. 그림 5(d)는 Z′L 값을 나타내며, Z′L의 실수부는 모든 RL 값에 대해 일정하게 유지되지만 θ0가 커지면서 증가하는 것을 확인할 수 있다. 반면 허수부는 θ0가 증가하면 감소하고, RL이 감소하면 증가하는 것을 확인할 수 있다.
θ0와 RL에 따른 대역폭 성능을 확인하기 위해, 비대역폭 (FBW)은 식 (15)와 같이 정의하였다.
FBW는 최적 임피던스인 ZC,low, ZC,peak, ZP,peak가 동시에 1 dB 전력 컨투어 내에 포함되는 주파수 범위로 계산되었으며, 이는 실제 증폭기의 대역폭보다 더 엄격한 기준으로 계산된 값을 의미한다. 대역 엣지 주파수에서 특정 최적 임피던스가 수식적인 1 dB 컨투어 경계를 벗어나더라도, 캐리어와 피킹 증폭기의 동적 부하 변조 구조가 출력 전력을 상호 동적으로 보완하여 성능 저하를 상쇄한다. 결과적으로 교집합 기반의 이론적 FBW는 실제 구현된 DPA가 확보할 수 있는 동작 대역폭의 보수적인 하한선을 의미한다.
그림 6은 θ0와 RL에 따라 계산된 FBW 컨투어를 나타낸다. θ0가 약 55~58°이고 RL이 약 3~7 Ω 범위일 때, 3.1~4.2 GHz 주파수 대역 (FBW 30.5%)에서 확인할 수 있다. 또한, 스캐일링 팩터 RL을 적절히 선택함으로써 넓은 θ0 범위에 걸쳐 25.6 % 이상의 FBW를 갖는 광대역 특성을 확보할 수 있다.
그림 7은 최적 영역에 해당하는 LN 설계 파라미터들과 그에 따른 최적 부하 임피던스를 나타낸다. 최적 영역 의 설계 파라미터를 선택하면 높은 FBW 특성을 얻을 수 있고, XC와 XP를 모두 단락 스텁 혹은 인덕터로 구현할수 있다. 또한, 부하 임피던스가 50 Ω에 근접함으로써 PMN에서 요구되는 임피던스 변환 비율을 낮출 수 있으며, 이를 통해 회로 소형화와 광대역 특성을 동시에 달성할 수 있다.
Ⅲ. 회로 설계 및 측정 결과
그림 8은 PCB상에서 구현된 CTL 기반 LN의 3-D 구조를 나타낸다. CTL의 높은 결합 계수를 확보하기 위해 PCB를 수직으로 적층한 구조를 채택하였으며, Rogers RO4350b(εr=3.66, 20 mil) 기판을 사용하였다. CTL의 상부 선로는 포트 1과 포트 2를 통해 각각 피킹 증폭기와 PMN에 연결되며, 하부 선로의 포트 3은 캐리어 증폭기와 연결된다. CTL의 선로 너비와 길이는 각각 4 mm와 6 mm로 설정하였고, CTL과 그라운드 간의 이격 거리는 6.5 mm로 설정하였다. 이러한 설계 조건을 통해 Z0e, Z0o, θ0는 각각 200.3 Ω, 9.7 Ω, 56.7°를 얻었으며, 이는 최적화된 LN 설계 파라미터에서 요구되는 값과 유사함을 확인할 수 있다.
그림 9는 전송선로와 커패시터를 이용하여 구현된 DPA의 회로도를 나타낸다. CTL의 포트 3에는 비아홀 인덕턴스를 보상하고 DC 전류 누설을 방지하기 위해 직렬 커패시터를 삽입하였다. PMN 구조는 단일 직렬 커패시터를 활용하여 간소화하였다. 입력 정합 회로는 광대역 특성을 확보하기 위해 고역 통과와 저역 통과 필터를 결합한 2단 Π-형 구조로 설계하였다.
그림 10은 제작된 DPA PCB 윗면과 아랫면 사진을 나타낸다. 제작된 DPA의 크기는 45×45 mm2이다. 드레인 바이어스 전압을 28 V로 인가하였으며, 캐리어 폭기와 피킹 증폭기의 게이트 전압은 각각 −3.1 V 및 −5.8 V로 설정하였다. 이러한 조건에서 캐리어 증폭기는 정지 전류 30.5 mA의 Class-AB 모드로 동작하며, 피킹증폭기는 Class-C 모드로 동작한다.
그림 11은 제작된 DPA의 S-파라미터 측정과 시뮬레이션을 통해 얻은 결과이다. 측정 결과, 2.9~4.3 GHz 대역에서 S21은 9.3~11.1 dB를 확보했다. 이를 통해 S-파라미터 시뮬레이션 결과와 측정 결과가 유사한 경향성을 가지고 있는 것을 확인할 수 있다.
그림 12는 CW 신호 인가에 따른 시뮬레이션 및 측정된 DE와 전력 이득 결과를 나타낸다. 측정 결과, 2.9~4.3 GHz 대역에서 약 41.5~43.3 dBm의 최대 출력 전력을 확인하였으며, 동일 대역에서 54.1~70.7 %의 최대 DE를 달성했다. 또한, OBO 영역인 35 dBm 출력 전력 지점에서 DPA는 42.6~51.8 %의 DE를 얻었다. OBO 영역에서 DPA 전력 이득은 3.0~4.3 GHz에서 7.6~8.7 dB를 유지하였으나, 대역 엣지인 2.9 GHz에서 비교적 낮은 6.5 dB로 측정되었다. 이를 통해 입력 전력이 증가함에 따라 Class-C 바이어스로 동작하는 피킹 증폭기의 도통각 변동과 이로 인한 입력 커패시턴스의 비선형적 변화가 대역 엣지 주파수에서 큰 입력 부정합을 초래하며, 결과적으로 피킹 전력 증폭기가 켜지면서 전력 이득 압축이 발생함을 확인할 수 있다.
그림 13은 100 MHz 대역폭과 7.8 dB의 PAPR의 5G NR 신호를 사용한 제작된 DPA의 측정 결과를 나타낸다. OBO 영역인 35 dBm의 평균 출력 전력 기준, DE는 44.3~52.7%, 전력 이득은 6.5~8.9 dB를 얻었다. 실측 전력 이득의 경우, CW 신호와 100 MHz 5G NR 신호 인가 시 발생하는 GaN HEMT 소자 내부 열적 효과에 의해 시뮬레이션 결과와 비교하여 전반적으로 낮은 것을 확인할 수 있다.
그림 14는 5G NR 신호를 사용한 DPA의 ACLR 측정 결과를 나타내며, 전체 주파수 대역에서 35 dBm 기준 상위와 하위 채널 모두 −20 dBc 이하의 우수한 ACLR 특성을 유지함을 확인하였다.
그림 15는 3.25 GHz, 3.85 GHz 주파수 기준, 출력 전력 35 dBm에서 디지털 전왜곡(DPD) 선형화 기술 적용 전후의 측정된 전력 스펙트럼 밀도(PSD)를 나타낸다. DPD 적용 후 각각의 주파수에서 −47.9 dBc, −45.5 dBc의 ACLR을 얻었다.
표 2는 제안하는 DPA의 5G NR 신호 측정 결과를 요약하고, 이를 기존의 논문들과 비교하였다. 제안하는 CTL LN 기반 DPA는 넓은 대역폭을 가지며, 다른 CTL 기반 LN 연구 참고문헌 [14]와 비교해서도 더 넓은 대역폭을 확보했다. 또한, 단순화된 CTL 구조를 활용함으로써 참고문헌 [5], 참고문헌 [8] 및 참고문헌 [9] 등의 연구와 비교하여 더욱 소형화된 회로 크기를 구현하였다.
| Ref. | Topology | Freq. (GHz) | FBW (%) | Gainavg (dB) | Psat (dBm) | DEavg (%) | ACLR* (dBc) | OBO (dB) | Signal/BW (MHz) | Size (cm2) |
|---|---|---|---|---|---|---|---|---|---|---|
| [5] | Asymmetric / VS | 3.3~4.2 | 24.2 | 8.2~9.1 | 42.4~42.8 | 46.0~57.0 | −27.2/−49.6 | 7.8 | 5G NR/100 | 5.0×5.0 |
| [8] | Symmetric / VS+OCC | 3.4~3.7 | 8.5 | 10.2~11.1 | 41.7~42.3 | 55.3~60.9 | −25.5/−42.6 | 8.5 | 5G NR/100 | 7.5×6.5 |
| [9] | Symmetric / VS+OCC | 3.45~3.75 | 8.3 | 9.5~11.8 | 41.8~43.5 | 33.3~54.1 | −24.6/NA | 8.5 | 5G NR/100 | 6.4×7.1 |
| [10] | Asymmetric / VS+OCC+CCL | 2.9~4.0 | 32.3 | 8.9~10.4† | 41.6~43.3 | 50.6~58.0 | −23.3/−46.0 | 8.0 | 5G NR/100 | 4.5×4.5 |
| [14] | Asymmetric / CTL-based (Type 1) | 2.9~4.1 | 34.8 | 7.2~8.9† | 42.2~43.8 | 48.0~55.3 | −27.0/−48.9 | 8.0 | 5G NR/100 | 4.5×4.5 |
| [16] | Symmetric | 3.3~4.3 | 29.2 | 7.2~11.1 | 43.2~44.5 | 46.0~52.0 | −27.0/−48.9ǂ | 6.0 | LTE/20 | NA |
| This work | Asymmetric / CTL-based (Type 6) | 2.9~4.3 | 39.6 | 6.5~8.9 | 41.5~43.3 | 46.7~52.7 | −22.2/−45.5 | 7.7 | 5G NR/100 | 4.5×4.5 |
Ⅳ. 결 론
본 논문에서는 한 개의 포트가 단락된 CTL의 등가 회로를 이용하여, OBO가 확장된 광대역 LN 구조를 제안하였다. 제안된 LN는 CTL, 두 개의 커패시터와 세 개의 스텁으로 구성되어 있으며, 간단한 구조를 통해 DPA의OBO 영역을 확장할 수 있다. 패키징된 트랜지스터의 기생 성분을 분석에 포함하여 정확한 임피던스 계산을 통해 캐리어와 피킹 LN 사이의 직렬 리액턴스 비율을 결정하는 CTL C0와 cosθ0의 곱에 대하여 높은 설계 유연성을 확보하였다. 이를 바탕으로 θ0 및 RL에 대한 파라미터 스윕을 수행하여 CTL 특성 임피던스, 병렬 리액턴스 성분, 부하 임피던스 등 부하 정합 회로의 설계 파라미터를 결정하였으며, 결과적으로 높은 FBW를 갖는 최적의 설계 영역을 확인하였다. 제안된 CTL 기반 광대역 DPA의 실험적 검증을 위해, 서로 다른 전력 용량을 가진 GaN-HEMT 소자를 사용하여 1:1.4의 캐리어 대 피킹 전력비로 설계하였다. 7.7 dB의 OBO를 달성하기 위해 캐리어 증폭기의 임피던스 변조비를 2.45로 설정하였다. CW 신호 조건에서의 측정 결과, 2.9~4.3 GHz 대역에서 39.6 %의 FBW를 얻었다. 35 dBm의 평균 출력 전력에서 42.6~51.8 %의 DE과 6.5~8.7 dB의 전력 이득을 얻었으며, 41.5~43.3 dBm의 피크 출력 전력에서는 54.1~70.7 %의 DE를 달성하였다. 100 MHz 대역폭과 7.8 dB의 PAPR을 갖는 5G NR 신호를 사용한 측정에서, 2.95~4.25 GHz 대역에 걸쳐 35 dBm의 평균 출력 전력에서 44.3~52.7 %의 DE와 DPD 적용 후, −45.5~−47.9 dBc의 ACLR을 얻었다. 제안된 CTL 기반 DPA는 작은 회로 크기를 유지하면서도 기존 연구 대비 우수한 FBW를 달성했으며, 이를 통해 광대역 DPA 설계에 대한 유효성을 확인하였다.
