

커플드 전송선로 기반의 부하 정합 회로를 활용한 광대역 도허티 전력 증폭기

Load Network Based on a Coupled Transmission Line for Broadband Doherty Power Amplifier

김상엽 · 빈수현* · 이윤정* · 안민석* · 김민수* · 양영구*

Sangyeop Kim · Soohyun Bin* · Yoonjung Lee* · Minseok Ahn* · Minsoo Kim* · Youngoo Yang*

요 약

본 논문에서는 커플드 전송선로(CTL) 기반 부하 정합 회로(LN)를 활용한 광대역 도허티 전력 증폭기(DPA)를 제안한다. 제안된 LN는 CTL, 두 개의 커패시터, 그리고 세 개의 병렬 정합 소자로 구성되어 있으며, 이러한 간단한 구조를 통해 DPA의 출력 전력 백오프 영역(OBO)을 효과적으로 확장할 수 있다. CTL의 등가 회로 모델을 활용하여 LN 내의 임피던스 값을 수식적으로 정확히 분석하고, 대역 특성이 우수한 LN를 설계하였다. 제안된 LN의 성능 검증을 위해, 2.9~4.3 GHz 주파수 대역에서 서로 다른 전력 용량을 갖는 GaN-HEMT 소자를 이용하여 광대역 DPA를 설계하였다. CW 신호를 이용한 실험 결과, 35 dBm 출력 전력에서 42.6~51.8 %의 드레인 효율 (DE)과 6.5~8.7 dB의 전력 이득을 달성하였다. 또한, 약 42.5 dBm 출력 전력에서는 54.1~70.7 %의 DE를 확보하였다.

Abstract

This paper proposes a broadband Doherty power amplifier (DPA) utilizing a coupled transmission line (CTL)-based load network (LN). The proposed LN comprises a single CTL, two capacitors, and three shunt matching elements. This simple structure effectively extends the output power back-off (OBO) range of the DPA. Based on the equivalent circuit model of the CTL, the impedance values within the LN were rigorously analyzed to design an LN with superior bandwidth characteristics. To verify the performance of the proposed LN, a broadband DPA operating at 2.9~4.3 GHz was designed using GaN-HEMT devices with different power ratings. Experimental results using continuous-wave (CW) signals demonstrated a drain efficiency (DE) of 42.6~51.8 % and a power gain of 6.5~8.7 dB at an output power of 35 dBm. Furthermore, a DE of 54.1~70.7% was achieved at a saturation output power of approximately 42.5 dBm.

Key words: Coupled Transmission Line, Broadband, Doherty Power Amplifier, Simplified Load Network

I. 서 론

5G 이동통신의 발전으로 전력 증폭기는 넓은 대역폭과

높은 PAPR(peak-to-average power ratio) 신호에 대응하기 위해 OBO 영역에서도 높은 효율이 요구된다. 특히 소형 디바이스 및 고집적 시스템에서는 고효율, 광대역, 소형화

†이 연구는 2026년도 산업통상자원부 및 한국산업기술기획평가원(KEIT) 연구비 지원에 의한 연구임(00420095).
브로드컴(Broadcom Inc.)

*성균관대학교 전자전기컴퓨터공학과(Department of Electrical and Computer Engineering, Sungkyunkwan University)

· Manuscript received February 2, 2026 ; Revised March 13, 2026 ; Accepted July 4, 2026. (ID No. 20260202-005)

· Corresponding Author: Youngoo Yang (e-mail: yang09@skku.edu)

가 핵심 설계 요건이다. DPA는 부하 임피던스 변조를 통해 OBO 영역에서 높은 효율을 유지할 수 있어 널리 활용되지만, 통상적인 DPA 구조는 약 6 dB의 제한된 OBO와 큰 회로 크기, 협소한 대역폭이라는 한계를 가진다^{[1]-[16]}.

이러한 한계를 극복하기 위해 다양한 연구가 수행되었다. 대표적으로 OBO 확장을 위한 비대칭^[2], multi-way^[3], multi-stage^[4] 구조와 VS(virtual-stub)^[5], OCC(out-phased current combining)^[6], CCL(complex combining load)^[7] 기법, 그리고 이들을 결합한 구조가 제안되었다^{[8]-[10]}.

한편, OBO 확장뿐만 아니라 DPA의 동작 대역폭을 확장하기 위한 다양한 기법들이 제안되었다. 참고문헌 [11]은 quasi-lumped $\lambda/4$ 임피던스 변환기와 다중 공진 회로를 활용하여, 대역 특성을 개선하였으며, 참고문헌 [12]는 캐리어 및 피킹 증폭기의 결합 지점에서 전류의 크기와 위상을 조절하여 대역을 확장하였다. 참고문헌 [13]에서는 고조파 제어 회로를 LN에 추가하여 대역폭을 확장하였다. 그러나 이러한 기법들은 추가적인 정합 회로가 요구되며, 이는 설계 복잡도 및 구현 난이도를 증가시키는 한계를 가지고 있다. 반면, 참고문헌 [10]에서는 캐리어 LN(LN_C)과 피킹 LN(LN_P)에 L-형 정합 회로를 통해 OBO 확장과 광대역 특성을 갖는 LN를 제안하였다. 이러한 간소화된 LN 구조를 통해 DPA의 원하는 변조 특성을 효과적으로 확보할 수 있다.

최근, DPA의 대역폭과 OBO 범위를 동시에 확장하고 회로를 더욱 간소화하기 위해 CTL 기반의 LN 구조가 제안되었다. 참고문헌 [14]에서는 등가 회로 분석을 통해 CTL 기반 LN를 종합적으로 분석하였고, OBO 확장이 가

능한 여러 LN 구조를 제시하였다. 그중, 그림 1(a) Type 1 구조를 적용하여 회로를 간소화한 DPA의 성능을 검증하였다. 또한, 참고문헌 [15]는 CTL 내부 리액턴스의 non-foster 성분을 활용하여 대역 특성을 분석하고, 그림 1(b) Type 4 구조로 광대역 DPA를 검증하였다.

본 논문에서는 확장된 OBO와 광대역 특성을 동시에 달성하기 위해, 하나의 포트가 단락된 3 포트 CTL을 활용한 CTL 기반 LN 구조를 제안한다. 제안하는 LN는 참고문헌 [14]에서 제시된 구현 가능한 구조 중 그림 1(c)의 Type 6 구조를 채택하였으며, 이는 하나의 CTL, 정합 유연성을 제공하는 두 개의 커패시터, 세 개의 병렬 스텝으로 구성된 간단한 구조이다.

CTL의 등가 회로 모델과 LN의 설계 조건 분석을 통해, 원하는 부하 변조를 만족하는 CTL의 전기적 길이와 결합 계수의 해가 무수히 많다는 점을 발견하였으며, 파라미터 스위치를 기반으로 한 CTL 설계 변수 최적화를 수행했다. 그 결과, 광대역 성능과 단순화된 회로를 동시에 설계할 수 있는 최적의 설계 변수 조합을 도출했다.

제안된 구조와 최적화된 설계 변수를 검증하기 위해, CTL과 패키지형 GaN-HEMT 소자를 사용하여 2.9~4.3 GHz 대역에서 동작하는 DPA를 설계 및 검증했다.

II. 부하 정합 회로 분석 및 설계

2-1 OBO 확장을 위한 부하 정합 회로

그림 2는 LN_C 와 LN_P 에 구현된 리액턴스 $X_{C1} \sim X_{C3}$, $X_{P1} \sim X_{P3}$, 복소 부하 임피던스 Z_L , 그리고 C-L-C 형태의 Π -기생




그림 1. CTL 기반의 LN 스케메틱

Fig. 1. Schematic diagram of a CTL-based LN.




그림 2. OBO 확장을 위한 LN의 스케메틱

Fig. 2. Schematic diagram of the LN with extended OBO.

회로로 구성된 확장된 OBO 영역을 갖는 LN 구조를 나타낸다. $Z_{C,low}$, $Z_{C,peak}$, $Z_{P,peak}$ 는 각각 캐리어와 피킹 증폭기의 낮은 입력 전력과 최대 입력 전력에서의 최적 임피던스를 나타낸다. 캐리어와 피킹 증폭기가 동일한 드레인 바이어스 전압이 인가된다고 가정할 때, DPA의 OBO 범위는 식 (1)과 같이 정의된다.

$$\text{OBO (dB)} = 10 \log \{ \beta (\alpha + 1) \}. \quad (1)$$

여기서 α 는 캐리어 및 피킹 증폭기의 전력비 ($Z_{C,peak}/Z_{P,peak}$)이며, β 는 캐리어 증폭기의 부하 임피던스 변조비 ($Z_{C,low}/Z_{C,peak}$)를 의미한다. 참고문헌 [10]에서 제시된 식 (9)~식 (22)에 따르면, OBO 파라미터인 α , β 부하 임피던스의 실수부 R_L , 그리고 기생 성분들의 값이 결정되면 리액턴스 성분인 $X_{C1} \sim X_{C3}$, $X_{P1} \sim X_{P3}$ 값을 도출할 수 있다.

이러한 리액턴스 성분들을 통해 원하는 부하 변조 특성을 얻을 수 있고 이를 통해 OBO 영역을 확장할 수 있다. 또한 병렬 소자 jX_{C3} , jX_{P3} , R_L 은 하나의 등가 임피던스로 병합 가능하며, 이때 결합된 부하 임피던스는 식 (2) 같이 표현할 수 있다.

$$Z_{ML} = R_L \parallel jX_{C3} \parallel jX_{P3}. \quad (2)$$

최종적으로 LN는 (2)를 통해 L_{NC} 와 L_{NP} 에 L-형 회로와 복소 부하 임피던스로 간단하게 구성할 수 있다.

2-2 CTL 기반 부하 정합 회로

그림 3은 제안된 Type 6 CTL 기반 LN의 회로 구조를 나타낸다^[14]. 제안하는 LN는 하나의 포트가 단락된 CTL, L_{NC} 와 L_{NP} 에 병렬로 삽입된 정합 소자 X_C , X_P , 복소 부하 임피던스 Z'_L , 그리고 패키지 트랜지스터의 기생 회로로 구성된다.

설계 및 분석을 위해 CTL은 전기적 길이(θ_0)가 90도 이하인 두 개의 대칭적인 무손실·가역 전송선로로 가정한다. 전력은 두 전송선로 간의 상호 결합을 통해 전달되며, 이때의 결합 특성은 식 (3)과 같이 표현할 수 있다.

$$C_0 = \frac{Z_{0e} - Z_{0o}}{Z_{0e} + Z_{0o}}, \quad (3)$$

Z_{0e} 와 Z_{0o} 는 각각 CTL의 우수, 기수 모드 임피던스를 의미한다. 포트가 단락된 CTL의 등가 회로는 그림 3과 같이 나타낼 수 있으며 이때, 캐리어 및 피킹 증폭기, PMN는




그림 3. Type 6 구조의 CTL 기반의 LN 스케메틱

Fig. 3. Schematic diagram of a CTL-based LN using a Type 6 structure.

각각 포트 3, 1, 2에 직접 연결된다^[14]. 각 포트와 결합 지점 사이의 L-형 회로를 구성하는 리액턴스 X_1 , X_2 , X_3 는 Z_{0e} , Z_{0o} , θ_0 에 의해 결정된다.

$$X_1 = \frac{2Z_{0e}Z_{0o}\sin\theta_0}{Z_{0e} + Z_{0o}(1 - 2\cos\theta_0)}, \quad (4)$$

$$X_2 = \frac{2Z_{0e}Z_{0o}\sin\theta_0}{(Z_{0e} + Z_{0o})\cos\theta_0 - 2Z_{0o}}, \quad (5)$$

$$X_3 = \frac{2Z_{0e}Z_{0o}\sin\theta_0}{Z_{0e} - Z_{0o}(1 - 2\cos\theta_0)}. \quad (6)$$

따라서 LN_C 와 LN_P 에 병렬 소자 X_C 와 X_P 는 각각 X_3 및 X_2 와 병합될 수 있으며, 이를 통해 L-형 LN 구현이 가능하다. 그림 3의 CTL 기반 LN를 그림 2의 OBO 확장을 위한 LN와 등가가 되도록 설계함으로써, 동일한 부하 변조 특성을 얻을 수 있다. 이때 리액턴스 등가 회로의 소자 값은 Z_{0e} , Z_{0o} , θ_0 값을 적절히 선정하여 결정할 수 있으며, 이에 해당하는 등가 수식은 식 (7) 및 식 (8)과 같다.

$$\frac{X_1}{C_0} = -X_{C2}, \quad (7)$$

$$X_1 \cos\theta_0 = -X_{P2}. \quad (8)$$

CTL의 내부 직렬 리액턴스인 $-X_1/C_0$ 와 $-X_1/\cos\theta_0$ 는 외부에서 보상할 수 없으므로, 그림 2에 있는 X_{C2} 및 X_{P2} 의 직렬 리액턴스와 일치하도록 설계해야 한다. 반면, 병렬 리액턴스인 X_2 와 X_3 는 캐리어와 피킹 LN 외부 보상 소자인 X_C 와 X_P 를 사용하여 보상할 수 있다. 이에 대한 수식은 식 (9) 및 식 (10)과 같다.

$$X_C = -X_{C1} \parallel X_3, \quad (9)$$

$$X_P = -X_{P1} \parallel X_2. \quad (10)$$

또한, 포트 2와 결합 지점 사이에 X_1 및 $-X_1$ 은 직렬 및

병렬 리액턴스는 Z'_L 과 결합하여 목표 복소 임피던스인 Z_{ML} 과 동일하게 설계할 수 있다. 결과적으로 변환된 임피던스 수식은 식 (11)과 같다.

$$Z'_L = \frac{X_1^2}{Z_{ML}} - X_1. \quad (11)$$

CTL 내부의 직렬 리액턴스는 Z_{0e} , Z_{0o} , θ_0 의 함수로 표현된다. 즉, 이 값들은 독립 변수가 아닌 CTL 파라미터에 의해 종속적으로 결정되므로 설계 시 상호 제약이 발생한다. 이에 식 (7) 및 식 (8)의 등가 조건에 따라 식 (12)와 같은 관계식을 얻을 수 있다.

$$C_0 \cos\theta_0 = \frac{X_{P2}}{X_{C2}}. \quad (12)$$

식 (12)에 따라 그림 3의 LN_C 와 LN_P 리액턴스 값들이 결정되면, $C_0 \cos\theta_0$ 값이 결정된다. C_0 와 θ_0 사이에 무수히 많은 조합이 생기며, 이 중 하나의 변수를 선택하면 나머지 변수가 자동으로 결정된다. 식 (4) 및 식 (7)에 따라 Z_{0e} , Z_{0o} 는 C_0 와 θ_0 에 대한 함수로 식 (13) 및 식 (14)과 같이 표현할 수 있다.

$$Z_{0e} = \frac{C_0 X_{C2}}{\sin\theta_0} \left(\cos\theta_0 - \frac{1}{1 - C_0} \right), \quad (13)$$

$$Z_{0o} = \frac{1 - C_0}{1 + C_0} Z_{0e}. \quad (14)$$

식 (12)에 의해 결정된 C_0 , θ_0 와 주어진 X_{C2} 값을 통해 다양한 Z_{0e} , Z_{0o} 조합을 얻을 수 있다. 이러한 파라미터 값을 식 (9)~식 (11)에 대입하면 CTL 기반 LN의 설계 변수인 X_C , X_P , Z'_L 의 값을 구할 수 있으며, 이를 통해 원하는 부하 변조 특성을 갖는 LN를 구현할 수 있다.

2.3 원하는 부하 변조를 위한 초기 파라미터 선정

원하는 부하 변조를 위한 설계 파라미터를 도출하기 위해서는 목표 OBO와 트랜지스터를 결정해야 한다. OBO 범위를 효과적으로 확장하기 위해 본 연구에서는

캐리어 증폭기에 CREE 社의 6-W GaN HEMT(CG40006P)를, 피킹 증폭기에 10-W GaN HEMT (CG2H40010F)를 활용한 비대칭 구조로 설계했다. 로드풀 시뮬레이션 결과, 최대 전력 조건에서 캐리어 및 피킹증폭기의 최적 임피던스인 $Z_{C,peak}$ 와 $Z_{P,peak}$ 는 각각 35 Ω 과 25 Ω 으로 결정했다. 낮은 입력 조건에서 캐리어 증폭기의 최적 임피던스 $Z_{C,low}$ 는 86 Ω 으로 결정했다.

7.7 dB OBO를 목표로 설계하기 위해 OBO 파라미터인 α 와 β 는 각각 2.46과 1.4로 결정했다. 패키징된 트랜지스터의 기생 성분은 시뮬레이션을 통해 추출했으며, 원하는 부하 변조를 달성하기 위한 초기 파라미터는 표 1에 요약하여 정리했다.

그림 4는 표 1의 초기 파라미터를 바탕으로, 스케일링 팩터 R_L 에 따른 OBO 확장을 위한 LN의 리액턴스 값과 복소 부하 임피던스를 나타낸다. 특정 R_L 값이 선택되면 그에 상응하는 소자 값들이 결정되며, 식 (12)에 따라 C_0 또는 θ_0 를 조절하여 CTL 기반 LN의 설계 변수를 얻을

표 1. 원하는 부하 변조를 위한 초기 파라미터
Table 1. Initial parameters for desired load modulation.

Parameter	Unit	Value
$Z_{C,peak}/Z_{P,peak}$	Ω	35/25
$Z_{C,low}$	Ω	86
α	-	2.46
β	-	1.4
$C_{C,ds}/C_{P,ds}$	pF	1.1/2.2
$L_{C,bond}/L_{P,bond}$	nH	0.45/0.45
$C_{C,pkg}/C_{P,pkg}$	pF	0.2/0.2




그림 4. 스케일링 팩터 R_L 에 따른 OBO가 확장된 LN의 리액턴스 값과 이에 대응하는 부하 임피던스 Z_{ML}

Fig. 4. Reactance values of the OBO-extended LN and the corresponding load impedance Z_{ML} as function of the scaling factor R_L .

수 있다. 또한, 직렬 리액턴스 X_{C2} 와 X_{P2} 사이의 비율은 R_L 에 대해 일정하게 유지되므로, C_0 와 θ_0 를 R_L 과 무관하게 독립적으로 최적화할 수 있다^[10]. 표 1의 초기 파라미터 설정 시, $C_0 \cos \theta_0$ 값은 식 (12)에 따라 0.497로 결정된다.

2.4 광대역 동작 및 부하 회로 간소화를 위한 설계 변수 최적화

그림 5(a) 및 그림 5(b)는 θ_0 에 따른 Z_{0e} 와 Z_{0o} 를 나타낸다. $C_0 \cos \theta_0$ 값이 고정되어 있으므로 θ_0 가 커지면 C_0 도 증가하게 되며, 그 결과 θ_0 가 약 58°를 초과할 때 Z_{0e} 가 급격히 증가하게 된다. 또한 θ_0 가 5도 미만일 때는 요구되는 특성 임피던스가 지나치게 높아져 물리적 구현이 어렵다.

그림 5(c)는 X_C 와 X_P 는 서셉턴스 값을 나타낸다. 서셉




그림 5. 다양한 R_L 값에서 θ_0 에 따른 설계 파라미터
Fig. 5. Design parameters according to θ_0 with various values of R_L .

턴스의 부호가 양수일 때는 해당 정합 소자는 인덕터 혹은 단락 스텝으로 구현 가능하며, 음수일 때는 커패시터 혹은 개방 스텝으로 구현할 수 있다. 그림 5(d)는 Z_L' 값을 나타내며, Z_L' 의 실수부는 모든 R_L 값에 대해 일정하게 유지되지만 θ_0 가 커지면서 증가하는 것을 확인할 수 있다. 반면 허수부는 θ_0 가 증가하면 감소하고, R_L 이 감소하면 증가하는 것을 확인할 수 있다.

θ_0 와 R_L 에 따른 대역폭 성능을 확인하기 위해, 비대역폭 (FBW)은 식 (15)와 같이 정의하였다.

$$FBW(\%) = 100 \times \frac{\omega_{\max} - \omega_{\min}}{\sqrt{\omega_{\max} \omega_{\min}}} \quad (15)$$

FBW는 최적 임피던스인 $Z_{C,low}$, $Z_{C,peak}$, $Z_{P,peak}$ 가 동시에 1 dB 전력 컨투어 내에 포함되는 주파수 범위로 계산되었으며, 이는 실제 증폭기의 대역폭보다 더 엄격한 기준으로 계산된 값을 의미한다. 대역 엣지 주파수에서 특정 최적 임피던스가 수식적인 1 dB 컨투어 경계를 벗어나더라도, 캐리어와 피킹 증폭기의 동적 부하 변조 구조가 출력 전력을 상호 동적으로 보완하여 성능 저하를 상쇄한다. 결과적으로 교집합 기반의 이론적 FBW는 실제 구현된 DPA가 확보할 수 있는 동작 대역폭의 보수적인 하한선을 의미한다.

그림 6은 θ_0 와 R_L 에 따라 계산된 FBW 컨투어를 나타




그림 6. θ_0 와 R_L 에 따른 LN의 계산된 FBW
Fig. 6. Calculated FBW for the load networks according to R_L and θ_0 .




그림 7. LN 설계 파라미터에 따른 최적 임피던스 정합 궤적
Fig. 7. Optimal impedance matching trajectories according to LN design parameters.

낸다. θ_0 가 약 55~58°이고 R_L 이 약 3~7 Ω 범위일 때, 3.1~4.2 GHz 주파수 대역 (FBW 30.5%)에서 확인할 수 있다. 또한, 스케일링 팩터 R_L 을 적절히 선택함으로써 넓은 θ_0 범위에 걸쳐 25.6 % 이상의 FBW를 갖는 광대역 특성을 확보할 수 있다.

그림 7은 최적 영역에 해당하는 LN 설계 파라미터들과 그에 따른 최적 부하 임피던스를 나타낸다. 최적 영역의 설계 파라미터를 선택하면 높은 FBW 특성을 얻을 수 있고, X_C 와 X_P 를 모두 단락 스텝 혹은 인덕터로 구현할 수 있다. 또한, 부하 임피던스가 50 Ω에 근접함으로써 PMN에서 요구되는 임피던스 변환 비율을 낮출 수 있으며, 이를 통해 회로 소형화와 광대역 특성을 동시에 달성할 수 있다.

III. 회로 설계 및 측정 결과

그림 8은 PCB상에서 구현된 CTL 기반 LN의 3-D 구조를 나타낸다. CTL의 높은 결합 계수를 확보하기 위해 PCB를 수직으로 적층한 구조를 채택하였으며, Rogers RO4350b($\epsilon_r=3.66$, 20 mil) 기판을 사용하였다. CTL의 상부 선로는 포트 1과 포트 2를 통해 각각 피킹 증폭기와 PMN에 연결되며, 하부 선로의 포트 3은 캐리어 증폭기와 연결된다. CTL의 선로 너비와 길이는 각각 4 mm와 6 mm로




그림 8. CTL 기반 LN의 3-D 구조

Fig. 8. 3-D structure of the CTL-based LN.

설정하였고, CTL과 그라운드 간의 이격 거리는 6.5 mm로 설정하였다. 이러한 설계 조건을 통해 Z_{0e} , Z_{0o} , θ 는 각각 200.3 Ω , 9.7 Ω , 56.7°를 얻었으며, 이는 최적화된 LN 설계 파라미터에서 요구되는 값과 유사함을 확인할 수 있다.

그림 9는 전송선로와 커패시터를 이용하여 구현된 DPA의 회로도를 나타낸다. CTL의 포트 3에는 비아홀 인덕턴스를 보상하고 DC 전류 누설을 방지하기 위해 직렬 커패시터를 삽입하였다. PMN 구조는 단일 직렬 커패시터를 활용하여 간소화하였다. 입력 정합 회로는 광대역 특성을 확보하기 위해 고역 통과와 저역 통과 필터를 결합한 2단 Π -형 구조로 설계하였다.

그림 10은 제작된 DPA PCB 윗면과 아랫면 사진을 나타낸다. 제작된 DPA의 크기는 45×45 mm²이다. 드레인 바이어스 전압을 28 V로 인가하였으며, 캐리어 폭기와 피킹 증폭기의 게이트 전압은 각각 -3.1 V 및 -5.8 V로 설정하였다. 이러한 조건에서 캐리어 증폭기는 정지 전류




그림 9. 제안하는 DPA 회로도

Fig. 9. Schematic of the proposed DPA.




그림 10. 제작된 DPA 사진

Fig. 10. Photographs of the fabricated DPA.

30.5 mA의 Class-AB 모드로 동작하며, 피킹증폭기는 Class-C 모드로 동작한다.

그림 11은 제작된 DPA의 S -파라미터 측정과 시뮬레이션을 통해 얻은 결과이다. 측정 결과, 2.9~4.3 GHz 대역에서 S_{21} 은 9.3~11.1 dB를 확보했다. 이를 통해 S -파라미터 시뮬레이션 결과와 측정 결과가 유사한 경향성을 가지고 있는 것을 확인할 수 있다.

그림 12는 CW 신호 인가에 따른 시뮬레이션 및 측정된 DE와 전력 이득 결과를 나타낸다. 측정 결과, 2.9~4.3 GHz 대역에서 약 41.5~43.3 dBm의 최대 출력 전력을 확인하였으며, 동일 대역에서 54.1~70.7 %의 최대 DE를 달성했다. 또한, OBO 영역인 35 dBm 출력 전력 지점에서 DPA는 42.6~51.8 %의 DE를 얻었다. OBO 영역에서 DPA 전력 이득은 3.0~4.3 GHz에서 7.6~8.7 dB를 유지하였으




그림 11. 시뮬레이션 및 측정된 S -파라미터

Fig. 11. Simulated and measured S -parameters.




그림 12. CW 신호 인가에 따른 DE 및 전력 이득
Fig. 12. DE and power gain with CW signal excitation.

나, 대역 엣지인 2.9 GHz에서 비교적 낮은 6.5 dB로 측정되었다. 이를 통해 입력 전력이 증가함에 따라 Class-C 바이어스로 동작하는 피킹 증폭기의 도통각 변동과 이로 인한 입력 커패시턴스의 비선형적 변화가 대역 엣지 주파수에서 큰 입력 부정합을 초래하며, 결과적으로 피킹 전력 증폭기가 켜지면서 전력 이득 압축이 발생함을 확인할 수 있다.

그림 13은 100 MHz 대역폭과 7.8 dB의 PAPR의 5G NR 신호를 사용한 제작된 DPA의 측정 결과를 나타낸다. OBO 영역인 35 dBm의 평균 출력 전력 기준, DE는 44.3~52.7%, 전력 이득은 6.5~8.9 dB를 얻었다. 실측 전력 이득의 경우, CW 신호와 100 MHz 5G NR 신호 인가 시 발생하는 GaN HEMT 소자 내부 열적 효과에 의해 시뮬레이션 결과와 비교하여 전반적으로 낮은 것을 확인할 수 있다.




그림 13. 5G NR 신호 인가에 따른 DE 및 전력 이득
Fig. 13. DE and power gain with 5G NR signal excitation.

그림 14는 5G NR 신호를 사용한 DPA의 ACLR 측정 결과를 나타내며, 전체 주파수 대역에서 35 dBm 기준 상위와 하위 채널 모두 -20 dBc 이하의 우수한 ACLR 특성을 유지함을 확인하였다.

그림 15는 3.25 GHz, 3.85 GHz 주파수 기준, 출력 전력 35 dBm에서 디지털 전왜곡(DPD) 선형화 기술 적용 전후의 측정된 전력 스펙트럼 밀도(PSD)를 나타낸다. DPD 적용 후 각각의 주파수에서 -47.9 dBc, -45.5 dBc의 ACLR을 얻었다.

표 2는 제안하는 DPA의 5G NR 신호 측정 결과를 요약하고, 이를 기존의 논문들과 비교하였다. 제안하는 CTL LN 기반 DPA는 넓은 대역폭을 가지며, 다른 CTL 기반 LN 연구 참고문헌 [14]와 비교해서도 더 넓은 대역폭을 확보했다. 또한, 단순화된 CTL 구조를 활용함으로써 참





그림 14. 5G NR 신호 인가에 따른 ACLR 측정 결과
Fig. 14. Measured ACLR performance under 5G NR signal excitation.

표 2. 기존 연구와의 성능 비교


Table 2. Performance comparison with previous works.

Ref.	Topology	Freq. (GHz)	FBW (%)	Gain _{avg} (dB)	P _{sat} (dBm)	DE _{avg} (%)	ACLR* (dBc)	OBO (dB)	Signal/BW (MHz)	Size (cm ²)
[5]	Asymmetric / VS	3.3~4.2	24.2	8.2~9.1	42.4~42.8	46.0~57.0	-27.2/-49.6	7.8	5G NR/100	5.0×5.0
[8]	Symmetric / VS+OCC	3.4~3.7	8.5	10.2~11.1	41.7~42.3	55.3~60.9	-25.5/-42.6	8.5	5G NR/100	7.5×6.5
[9]	Symmetric / VS+OCC	3.45~3.75	8.3	9.5~11.8	41.8~43.5	33.3~54.1	-24.6/NA	8.5	5G NR/100	6.4×7.1
[10]	Asymmetric / VS+OCC+CCL	2.9~4.0	32.3	8.9~10.4†	41.6~43.3	50.6~58.0	-23.3/-46.0	8.0	5G NR/100	4.5×4.5
[14]	Asymmetric / CTL-based (Type 1)	2.9~4.1	34.8	7.2~8.9†	42.2~43.8	48.0~55.3	-27.0/-48.9	8.0	5G NR/100	4.5×4.5
[16]	Symmetric	3.3~4.3	29.2	7.2~11.1	43.2~44.5	46.0~52.0	-27.0/-48.9‡	6.0	LTE/20	NA
This work	Asymmetric / CTL-based (Type 6)	2.9~4.3	39.6	6.5~8.9	41.5~43.3	46.7~52.7	-22.2/-45.5	7.7	5G NR/100	4.5×4.5

*: Without DPD / With DPD, †: Graphically estimated, ‡: ACPR



(a) 3.25 GHz



(b) 3.85 GHz

그림 15. 5G NR 신호를 이용한 DPD 적용 여부에 따른 PSD 측정 결과

Fig. 15. Measured PSD before and after DPD using a 5G NR signal.

고문헌 [5], 참고문헌 [8] 및 참고문헌 [9] 등의 연구와 비교하여 더욱 소형화된 회로 크기를 구현하였다.

IV. 결 론

본 논문에서는 한 개의 포트가 단락된 CTL의 등가 회로를 이용하여, OBO가 확장된 광대역 LN 구조를 제안하였다. 제안된 LN는 CTL, 두 개의 커패시터와 세 개의 스텝으로 구성되어 있으며, 간단한 구조를 통해 DPA의 OBO 영역을 확장할 수 있다. 패키징된 트랜지스터의 기생 성분을 분석에 포함하여 정확한 임피던스 계산을 통해 캐리어와 피킹 LN 사이의 직렬 리액턴스 비율을 결정하는 CTL C_0 와 $\cos\theta_0$ 의 곱에 대하여 높은 설계 유연성을 확보하였다. 이를 바탕으로 θ_0 및 R_L 에 대한 파라미터 스윙을 수행하여 CTL 특성 임피던스, 병렬 리액턴스 성분, 부하 임피던스 등 부하 정합 회로의 설계 파라미터를 결정하였으며, 결과적으로 높은 FBW를 갖는 최적의 설계 영역을 확인하였다. 제안된 CTL 기반 광대역 DPA의 실험적 검증을 위해, 서로 다른 전력 용량을 가진 GaN-HEMT 소자를 사용하여 1:1.4의 캐리어 대 피킹 전력비로 설계하였다. 7.7 dB의 OBO를 달성하기 위해 캐리어 증폭기의 임피던

스 변조비를 2.45로 설정하였다. CW 신호 조건에서의 측정 결과, 2.9~4.3 GHz 대역에서 39.6 %의 FBW를 얻었다. 35 dBm의 평균 출력 전력에서 42.6~51.8 %의 DE와 6.5~8.7 dB의 전력 이득을 얻었으며, 41.5~43.3 dBm의 피크 출력 전력에서는 54.1~70.7 %의 DE를 달성하였다. 100 MHz 대역폭과 7.8 dB의 PAPR을 갖는 5G NR 신호를 사용한 측정에서, 2.95~4.25 GHz 대역에 걸쳐 35 dBm의 평균 출력 전력에서 44.3~52.7 %의 DE와 DPD 적용 후, -45.5~-47.9 dBc의 ACLR을 얻었다. 제안된 CTL 기반 DPA는 작은 회로 크기를 유지하면서도 기존 연구 대비 우수한 FBW를 달성했으며, 이를 통해 광대역 DPA 설계에 대한 유효성을 확인하였다.

References

- [1] B. Kim, J. Kim, I. Kim, and J. Cha, "The Doherty power amplifier," *IEEE Microwave Magazine*, vol. 7, no. 5, pp. 42-50, Oct. 2006.
- [2] H. Oh, H. Kang, H. Lee, H. Koo, M. Kim, and W. Lee, "Doherty power amplifier based on the fundamental current ratio for asymmetric cells," *IEEE Transactions on Microwave Theory and Techniques*, vol. 65, no. 11, pp. 4190-4197, Nov. 2017.
- [3] Y. Yang, J. Cha, B. Shin, and B. Kim, "A fully matched N-way Doherty amplifier with optimized linearity," *IEEE Transactions on Microwave Theory and Techniques*, vol. 51, no. 3, pp. 986-993, Mar. 2003.
- [4] I. Kim, J. Moon, S. Jee, and B. Kim, "Optimized design of a highly efficient three-stage Doherty PA using gate adaptation," *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, no. 10, pp. 2562-2574, Oct. 2010.
- [5] J. Shin, W. Choi, Y. Chen, H. Jeon, S. Bae, and Y. C. Choi, "Broadband virtual-stub Doherty power amplifier using asymmetric structure," *IEEE Access*, vol. 11, pp. 101425-101434, Sep. 2023.
- [6] M. R. Hasin, J. Kitchen, "Exploiting phase for extended efficiency range in symmetrical Doherty power amplifiers," *IEEE Transactions on Microwave Theory and Techniques*, vol. 67, no. 8, pp. 3455-3463, Aug. 2019.
- [7] W. Choi, H. Kang, H. Oh, K. C. Hwang, K. Y. Lee, and Y. Yang, "Doherty power amplifier based on asymmetric cells with complex combining load," *IEEE Transactions on Microwave Theory and Techniques*, vol. 69, no. 4, pp. 2336-2344, Apr. 2021.
- [8] Y. Chen, W. Choi, J. Shin, H. Jeon, S. Bae, and Y. C. Choi, "Generalized expression and design method of modified load networks for Doherty power amplifier with extended back-off range," *IEEE Access*, vol. 10, pp. 77487-77497, Jul. 2022.
- [9] Y. C. Choi, W. Choi, H. Oh, Y. Chen, J. Shin, and H. Jeon, "Doherty power amplifier with extended high-efficiency range based on the utilization of multiple output power back-off parameters," *IEEE Transactions on Microwave Theory and Techniques*, vol. 70, no. 4, pp. 2258-2270, Apr. 2022.
- [10] Y. Chen, W. Choi, J. Shin, H. Jeon, S. Bae, and S. Bin, "Simplified all-in-one load network of the broadband Doherty power amplifier," *IEEE Transactions on Microwave Theory and Techniques*, vol. 73, no. 2, pp. 953-964, Feb. 2025.
- [11] H. Kang, W. Lee, S. Oh, H. Oh, W. Choi, and H. Lee, "Optimized broadband load network for Doherty power amplifier based on bandwidth balancing," *IEEE Microwave and Wireless Components Letters*, vol. 31, no. 3, pp. 280-283, Mar. 2021.
- [12] X. H. Fang, H. Y. Liu, K. K. M. Cheng, and S. Boumaiza, "Modified Doherty amplifier with extended bandwidth and back-off power range using optimized peak combining current ratio," *IEEE Transactions on Microwave Theory and Techniques*, vol. 66, no. 12, pp. 5347-5357, Dec. 2018.
- [13] W. Shi, W. Shi, J. Peng, L. Feng, Y. Gao, and S. He, "Design and analysis of continuous-mode Doherty power amplifier with second harmonic control," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol. 68, no. 7, pp. 2247-2251, Jul. 2021.
- [14] Y. Chen, W. Choi, J. Shin, H. Jeon, S. Bae, and K. Bae, "Comprehensive analysis of coupled transmission lines for broadband high-efficiency Doherty power amplifiers," *IEEE Transactions on Microwave Theory and Techniques*, vol.

73, no. 8, pp. 4937-4953, Aug. 2025.

- [15] Y. Ju, Y. Chen, S. Bae, H. Jeon, S. Bin, and K. Bae, "Load network for broadband Doherty power amplifiers using non-foster characteristics of a coupled transmission line," *IEEE Transactions on Microwave Theory and*

Techniques, vol. 73, no. 11, pp. 8845-8856, Nov. 2025.

- [16] C. Shen, S. He, X. Zhu, J. Peng, and T. Cao, "A 3.3–4.3-GHz high-efficiency broadband Doherty power amplifier," *IEEE Microwave and Wireless Components Letters*, vol. 30, no. 11, pp. 1081-1084, Nov. 2020.

김 상 엽 [브로드컴/하드웨어 엔지니어]

<https://orcid.org/0009-0004-4382-4218>



2024년 2월: 강원대학교 전자공학과 (공학사)

2024년 3월~2026년 2월: 성균관대학교 전자전기컴퓨터공학과 (공학석사)

2026년 2월~현재: 브로드컴 하드웨어 엔지니어

[주 관심분야] RF/mm-Wave Power Amplifier, Wireless Power Transmission, MMIC, Front-End module

이 윤 정 [성균관대학교/석·박사통합과정]

<https://orcid.org/0009-0001-7373-6065>



2023년 2월: 경희대학교 전자공학과 (공학사)

2023년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석·박사통합과정

[주 관심분야] RF, RF Power Amplifier, Rectifier, MMIC, Wireless Power Transmission, Front-End Module 등

빈 수 현 [성균관대학교/석·박사통합과정]

<https://orcid.org/0009-0007-8821-5442>



2022년 2월: 성균관대학교 전자전기공학부 (공학사)

2022년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석·박사통합과정

[주 관심분야] RF/mm-Wave Power Amplifier, Broadband and Efficiency Techniques

안 민 석 [성균관대학교/석·박사통합과정]

<https://orcid.org/0009-0001-1672-7488>




2021년 8월: 성균관대학교 전자전기공학부 (공학사)

2024년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석·박사통합과정

[주 관심분야] RF/mm-Wave Power Amplifier, Linearization and Efficiency Enhancement Techniques

김 민 수 [성균관대학교/석사과정]

<https://orcid.org/0009-0004-0927-4486>



2024년 8월: 강원대학교 전기전자공학과 (공학사)

2025년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석사과정

[주 관심분야] RF/mm-Wave Power Amplifier, Wireless Power Transmission, MMIC, and Front-End Module

양 영 구 [성균관대학교/교수]

<https://orcid.org/0000-0003-3463-0687>



1997년 2월: 한양대학교 전자공학과 (공학사)

2002년 2월: 포항공과대학교 전자전기공학과 (공학박사)

2002년 3월~2002년 7월: 포항공과대학교 전자전기공학과 박사후 연구원

2002년 8월~2025년 2월: Skyworks Solutions Inc., Senior Electronic Engineer

2005년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 교수

[주 관심분야] 초고주파 회로 설계, 무선통신 송/수신기 시스템 설계, 비선형 회로 분석 및 시뮬레이션 기법 연구