I. 서 론
5G 통신 기술의 상용화에 이어 6G 통신 기술의 개발이 가속화되면서 다양한 분야에서 고속 대용량 데이터 통신의 필요성이 증가하고 있다. 이러한 데이터 수요는 점점 더 넓은 주파수 대역과 높은 효율의 송신 시스템을 요구하며, 이에 따라 RF(radio frequency) 전력 증폭기의 중요성 역시 커지고 있다. 5G NR(new radio)은 다중 접속과 고속 통신을 위해 OFDM(orthogonal frequency division multiplexing)과 고차 변조 방식을 채택하고 있으나, OFDM의 높은 PAPR(peak to average power ratio)로 인해 전력 증폭기는 최대 효율 지점이 아닌 OBO(output power back-off) 전력에서 동작하게 되며, 이에 따른 효율 저하 문제가 발생한다[1]~[14].
이러한 한계를 극복하기 위해 DPA가 널리 채택되고 있으며, 캐리어와 피킹 증폭기를 병렬로 연결해 부하 변조(load modulation)를 통해 OBO 영역에서도 효율을 높일 수 있다. 하지만 기존 DPA는 이론적으로 6 dB OBO 범위에서만 효율성이 확보되며, 이를 확장하기 위한 CCL(complex combining load), OCC(out-phased current combining), VS (virtual stub) 등 다양한 연구가 진행되고 있다[4]~[6]. 본 논문에서는 기존 도허티 전력 증폭기의 OBO 한계를 극복하고 광대역 성능을 확보하기 위해, CCL, OCC, VS 구조를 통합한 all-in-one load network를 기반으로 간소화된 부하 네트워크를 설계하였다. 이 구조는 높은 평균 출력 전력 효율과 넓은 동작 주파수 대역을 동시에 구현할 수 있도록 설계되었다[7],[8].
또한, 캐리어와 피킹 전력 증폭기 간의 출력 전류 위상차(phase difference)가 동작 주파수 전반에 걸쳐 일정하게 유지되는 것이 중요하다. 이러한 위상 응답(phase response)을 구현 하기 위한 방법으로 그룹 지연(group delay)에 대한 연구가 진행되어왔다[3]. 본 논문은 피킹 전력 증폭기 입력 경로에 그룹 지연 보상(group delay compensation) 회로를 적용하여, 동작 주파수 대역 내에서 캐리어 및 피킹 경로 간의 전류 위상차를 일정하게 유지함으로써 임피던스 분산을 최소화하고, 광대역에서의 효율 및 최대 출력 전력을 향상시켰다. 제안된 보상 회로는 동일한 그룹 지연값을 갖는 병렬 공진 회로 두 개와 λ/4 전송선으로 구성되며, 기존 입력 임피던스에 영향을 주지 않도록 설계되었다.
II. 전력 증폭기 설계
본 논문에서 도허티 전력 증폭기(DPA)의 부하 네트워크로 간소화된 all-in-one 부하 네트워크 설계 방식을 사용하였다. 이 설계 방식은 기존 도허티 구조에서 요구되던 복잡한 매칭 네트워크를 단일 L-section 기반 구조로 단순화하고 넓은 대역폭과 높은 효율을 동시에 달성할 수 있도록 한다. 특히, CCL, OCC, VS 기법을 하나의 통합된 네트워크로 구현함으로써, 소형화된 구조에서도 최적의 성능을 유지할 수 있도록 설계되었다. 제안된 부하 네트워크는 6 dB 수준에 머물렀던 기존 OBO를 7.5 dB까지 확장함으로써 고효율 동작 범위를 확대하였다. 또한, 3.1 GHz에서 4.1 GHz까지의 1 GHz 대역폭에서 동작하도록 설계되었으며, 2-dB 등고선 내에서 각 증폭기의 부하 임피던스들이 집중되도록 최적화하였다. 7.5 dB OBO를 만족시키기 위해, 높은 출력과 낮은 출력 전력에서의 캐리어 증폭기 부하 임피던스 비(β)는 식 (1)에 따라 2.81로 설계되었다[8].
참고문헌 [8]을 참고하여 설계한 출력 매칭 네트워크의 설계 파라미터는 표 1에 나타냈다.
| β | RC,peak | RP,peak | ZML | Δθ 0 |
|---|---|---|---|---|
| 2.81 | 21 Ω | 21 Ω | 16.2 + j*8.2Ω | 80° |
그림 1은 트랜지스터를 이상적인 전류원으로 모델링하여, 동작 주파수 대역에서 캐리어와 피킹 증폭기 간의 고정된 출력 전류 위상차를 갖는 최종 부하 네트워크를 나타낸다. RC,peak와 RP,peak는 각각 높은 전력에서의 캐리어와 피킹 전력 증폭기의 부하 임피던스이고, βRC,peak는 낮은 전력에서의 캐리어 증폭기의 부하 임피던스이다. ZML은 결합 노드에서의 임피던스이고, Δθ0는 중심 주파수에서의 전류 위상차이다.
입력 네트워크(input network)는 캐리어 및 피킹 증폭기의 intrinsic plane에서의 부하 임피던스 ZC,peak, ZP,peak가 그림 1에 제시된 이상적인 전류원 기반의 부하 임피던스 RC,peak, RP,peak와 일치하도록 설계되어야 한다. All-in-one 부하 네트워크 설계에서 제시된 방식으로 유도된 위상차를 기준으로 주파수 전 구간에서 각 부하 임피던스가 2-dB 전력 등고선 내에 집중되도록 시뮬레이션 최적화를 진행하였고, 최종적으로 중심 주파수에서 캐리어와 피킹 증폭기 간 위상차를 80°로 설정하였다. 이를 위해 피킹 증폭기 입력 경로에 오프셋 라인(offset line)을 추가하였으나 실제 트랜지스터와 입력 네트워크가 결합된 전체 회로를 설계하였을 때 넓은 주파수 대역에서 주파수에 따라 위상차가 변화되는 문제가 발생한다.
이에 따라 입력 네트워크는 전체 동작 대역에서도 위상차가 80°로 유지되도록 설계되어야 하며, 이를 구현하기 위해 그룹 지연 보상 회로를 입력 네트워크에 적용하였다. 캐리어 및 피킹 전력 증폭기 간 위상차의 주파수 독립성을 확보함으로써, 주파수 변화에 따른 임피던스 분산을 효과적으로 억제하고, 넓은 대역폭에서 고효율 및 고선형 성능을 동시에 달성하도록 설계되었다.
주파수에 따른 intrinsic plane에서의 캐리어와 피킹의 출력 전류 위상차는 식 (2)와 같다.
Δτg(ω)는 위상 편차의 변화율을 결정하는 요소로 주파수에 따른 상대 지연 그룹이다. ω − ω0는 중심 주파수(ω0)에서의 주파수 편차이다.
그룹 지연 보상 회로에 의한 위상차 보정의 메커니즘은 식 (3)으로 설명할 수 있다.
주파수에 따라 변하는 캐리어와 피킹 경로 간의 위상차를 보정하기 위해, 입력 네트워크에 그룹 지연 보상 회로를 추가하여 피킹 경로의 신호 전달 속도를 조정하였다. 이 회로는 주파수에 따라 선형적으로 변하는 그룹 지연을 제어함으로써 위상 보정 θcomp(ω)를 제공하며, 식 (2)의 주파수 의존적 위상차 성분인 그룹 지연 항 Δτgd(ω)×(ω − ω0)을 상쇄하는 것을 목표로 한다.
표 2에서 입력 네트워크에 단일 병렬 공진 회로를 적용하여 그룹 지연 보상을 수행하고, 이를 통해 intrinsic plane에서의 전류 위상차 변화를 분석하였다. 3.1~4.1 GHz의 동작 주파수 대역에서 이상적인 전류원 기준으로 부하 네트워크를 설계할 때, 전류 위상차는 80°(Δθ0)로 고정되어 있다. 따라서 실제 트랜지스터와 입력 네트워크가 결합된 경우에도 그룹 지연 보상 회로를 이용해 전류 위상차가 전 대역에서 80°에 가깝도록 유지되어야 한다. 그룹 지연 96 ps(τgd)의 그룹 지연 보상 회로를 피킹 전력 증폭기의 입력 경로에 추가하였을 때 intrinsic plane에서 위상차가 하한 및 상한 주파수에서의 전류 위상차가 중심 주파수의 전류 위상차에 대칭적으로 모여 임피던스 분산이 최소화되는 것을 확인하였다.
그림 2에서 볼 수 있듯이 ZC,peak의 임피던스 분산이 그룹 지연 보상 회로를 적용하여 분산이 최소화되고 광대역으로 동작할 수 있음을 보여준다.
그러나 동작 대역의 하한과 상한인 3.1 GHz 및 4.1 GHz에서 intrinsic plane 상의 전류 위상차를 Δθ0에 가깝게 맞추는 것은 쉽지 않다. 단일 병렬 공진 회로만을 사용할 경우, 동작 주파수의 하한 및 상한 주파수에 대한 충분한 그룹 지연값을 확보하려면 공진 회로의 그룹 지연값을 크게 설정해야 하며, 이로 인해 반사 계수가 증가하여 회로가 협대역으로 동작하게 된다. 이는 기존 동작 주파수 대역에 맞춰 설계된 입력 정합(input matching)에 큰 영향을 미친다. 이러한 문제를 개선하기 위해, 본 논문에서는 단일 병렬 공진 회로에 집중된 그룹 지연 보상 값을 두 개의 공진 회로에 분산시켜 적용하였으며, 이들 사이에 λ/4의 전송선로를 추가함으로써 반사 계수를 낮추고 광대역 특성을 확보하였다.
그림 3은 96 ps의 그룹 지연을 갖는 단일 병렬 공진 회로와 반값인 48 ps의 그룹 지연을 갖는 두 개의 병렬 공진 회로 및 λ/4 전송선로로 구성된 구조를 비교한 결과를 나타낸다. 그림 3의 (b) 회로는 (a) 회로에 비해 반사 계수가 개선된다. 이는 그룹 지연을 절반씩 분산시킨 두 개의 병렬 공진 회로를 적용함으로써, 중심 주파수에서 상한 및 하한 주파수로 이동할 때 발생하는 반사 계수의 분산이 감소하기 때문이다. 또한, 삽입된 λ/4 전송선은 스미스차트 상에서 중심 주파수의 반사 계수를 기준으로 90° 회전시키며, 동일한 48 ps 그룹 지연에 따른 위상 변화는 하한 및 상한 주파수의 반사 계수를 중심 주파수 기준으로 x축 대칭 이동시켜, 전 대역에서 반사 계수가 차트 중심 근처에 분포되도록 유도한다. 이 구조에 사용된 λ/4 전송선은 기존에 캐리어 및 피킹 경로 간의 전류 위상차 확보를 위해 삽입된 오프셋 라인과 layout을 위해 캐리어 입력 경로에 추가된 전송선을 그대로 활용한 것이다. 결과적으로, 그룹 지연 보상을 위한 λ/4 전송선의 길이는 기존 회로 구성 내에서 확보되며, 추가적인 전송선 삽입 없이 설계가 가능하다.
그림 4는 피킹 전력 증폭기 입력 경로에 오프셋 라인을 포함하여 구성된 최종 그룹 지연 보상 회로를 나타낸다. (b) 구조는 기존 단일 병렬 공진 회로와 오프셋 라인으로 구성된 (a) 구조와 동일한 그룹 지연을 제공하면서도, S11을 효과적으로 낮춤으로써 주파수에 따른 임피던스 분산을 최소화하고 입력 임피던스 정합에 미치는 영향을 줄이도록 설계되었다. 하한 및 상한 주파수에서 S11은 10.4 dB, S21은 0.3 dB 개선되었다. 또한, intrinsic plane에서의 전류 위상차는 Δθ(ωmin)에서 88.2°, Δθ(ωmax)에서 74.5°로 단일 병렬 공진 회로 대비 하한 주파수에서 6°, 상한 주파수에서 3° 개선되었다.
III. 제작 및 측정 결과
그림 5는 제작된 도허티 전력 증폭기 사진이다. PCB는 Rogers사의 RO4350B 기판을 사용하였고 전체 PCB의 크기는 mm2, 두께는 20 mil, 유전율은 3.78이다. 캐리어 전력 증폭기와 피킹 전력 증폭기는 Cree사 10 W CG2H40010F 소자를 사용하였다. 캐리어 전력 증폭기와 피킹 전력 증폭기의 gate 전압은 각각 −2.9 V와 −7 V가 사용되었고 drain 전압은 28 V가 사용되었다.
그림 6은 설계된 도허티 전력 증폭기의 전체 회로도이다. 입력단에는 Wilkinson divider를 통해 각 전력 증폭기에 동일한 입력이 인가되도록 하였고, 피킹 전력 증폭기 입력 경로에 그룹 지연 보상 회로를 사용하여 전력 증폭기 간의 출력 전류 위상차를 보상해 주었다.
그림 7은 CW 신호를 사용하여 3.1~4.1 GHz에서 측정한 power gain과 DE를 나타낸 그래프이다. 제작된 전력 증폭기는 최대 출력 전력 43.5~44.5 dBm에서 54.6~64 %의 DE를 얻었고, 7.5 dB의 확장된 OBO 영역에서 9.5~11.6 dB의 power gain과 48.4~53.3 %의 DE를 얻었다.
그림 8은 5G NR 100 MHz 신호를 사용하여 측정한 결과이다. 3.15 GHz, 3.35 GHz, 3.55 GHz, 3.65 GHz, 3.85 GHz, 4.05 GHz에서 DE 50.4~54.3 %, power gain 8.83~10.3 dB를 얻었다. 또한, ACLR(adjacent channel leakage power ratio)은 평균 전력 37 dBm에서 −24.9 dBc 이하로 측정되었다.
표 3에서 Cree사 10 W CG2H40010F 소자 2개를 사용한 이전 연구들과 본 논문에서 제작된 도허티 전력 증폭기와의 성능을 비교하였다. 본 논문의 도허티 전력 증폭기는 이전 연구들과 비교하여 3.1~4.1 GHz(FBW 27.8 %)의 보다 넓은 동작 대역에서 높은 효율을 달성하였다. 또한, 제안된 그룹 지연 보상 회로를 통해 FBW 증가뿐 아니라 주파수 전 구간에서 효율 편차를 최소화하여 균일한 광대역 효율 특성을 확보하였다.
| Ref. | Freq. (GHz) | Topology | Gain (dB, CW) | Psat (dBm, CW) | OBO (dB) | Pavg (dBm, CW) | DE@Pavg(%, CW) | FBW (%) | Signal/BW(MHz) | DE@Pavg (%) | ACLR@Pavg (dBc) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| [9] | 3~3.6 | Symmetric LMBA | 8~11* | 43~44 | 6 | 37~38 | 38~56 | 18 | - | - | - |
| [10] | 3.3~4.3 | Symmetric PMN | 7.2~11.1 | 43.2~44.5 | 6 | 37.2~38.5 | 46~52 | 26.3 | - | - | - |
| [11] | 2.8~3.55 | Symmetric | 8.3~9.1 | 43~45 | 6 | 37~39 | 42.8~53 | 23.6 | LTE/40 | 49.1~57.2 | −38~−28* |
| [12] | 2.8~3.6 | Symmetric | 8~13.5 | 43~44.2 | 6 | 37~38.2 | 44~56 | 25 | - | - | - |
| [13] | 3.4~3.8 | Symmetric | 9.5~11.5* | 43.6~44.4 | 7.8 | 35.8~36.6 | 42~58* | 11 | 5G NR/100 | 47~54.2 | −28~−23 |
| [14] | 3.5~4.0 | Symmetric | 10.4~11.8 | 43.8~44.7 | 7 | 36.5 | 43~55* | 13.3 | 5G NR/100 | 45.5~56.5 | −27~−24.8 |
| This work | 3.1~4.1 | Symmetric all-in-one+GD | 9.5~11.6 | 43.5~44.5 | 7.5 | 36~37 | 48.4~53.3 | 27.8 | 5G NR/100 | 50.4~54.3 | −32.1~−24.9 |
IV. 결 론
본 논문에서는 도허티 전력 증폭기의 광대역 동작과 고효율 특성 확보를 위해 all-in-one 부하 네트워크와 그룹 지연 보상 회로를 적용하였다. 제안된 all-in-one 부하 네트워크는 CCL, OCC, VS 기법을 단일 L-section 기반의 간소화된 구조로 통합하여, 7.5 dB의 확장된 OBO에서도 효율 손실 없이 넓은 주파수 대역에서 안정적으로 동작할 수 있도록 설계되었다. 또한, 주파수 전 대역에서의 캐리어 및 피킹 증폭기 간의 위상차가 중심 주파수의 위상차(Δθ0)로 유지되도록 그룹 지연 보상 회로를 입력 네트워크에 적용하였다. 보상 회로는 동일한 그룹 지연값을 갖는 병렬 공진 회로 두 개와 λ/4 전송선으로 구성되어, 기존 단일 공진 회로 대비 반사 계수를 효과적으로 감소시켜 주파수에 따른 임피던스 분산을 최소화하였다. 제작된 도허티 전력 증폭기는 CW 신호를 사용한 대신호 측정결과, 43.5~44.5 dBm의 최대 출력 전력에서 54.6~64 %의 DE를 얻었다. 최대 출력 전력에서 7.5 dB back-off 지점인 36~37 dBm 출력 전력에서 48.4~53.3 %의 DE와 9.5~11.6 dB의 power gain을 얻었다. 또한, 5G NR 100 MHz 신호를 사용한 대신호 측정 결과, OBO 7.5 dB 지점인 출력전력 37 dBm에서 power gain 8.83~10.3 dB와 DE 50.4~54.3%를 얻었고 ACLR은 −24.9 dBc 이하로 측정되었다.
