논문/REGULAR PAPERS

높은 선형성과 이득을 갖는 InGaP/GaAs HBT 증폭기 설계

어경준*https://orcid.org/0000-0002-1388-0540, 박승준https://orcid.org/0000-0001-6135-9031, 이문 규#https://orcid.org/0000-0002-2231-8509
Kyung-Jun Eo*https://orcid.org/0000-0002-1388-0540, Seung-Jun Parkhttps://orcid.org/0000-0001-6135-9031, Moon-Que Lee#https://orcid.org/0000-0002-2231-8509
Author Information & Copyright
*SJM Prewell 서울시립대학교 전자전기컴퓨터공학과
*School of Electrical and Computer Engineering, University of Seoul
#Corresponding Author: Moon-Que Lee (e-mail: mqlee@uos.ac.kr)

© Copyright 2019 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Aug 04, 2020; Revised: Sep 06, 2020; Accepted: Nov 23, 2020

Published Online: Dec 31, 2020

요약

본 논문에서는 높은 선형성과 이득을 갖는 변형된 달링톤 캐스코드 증폭기 구조를 제안하고 설계하였다. 제안한 구조는 달링턴 캐스코드 (Darlington cascode) 구조를 사용하여 이득을 최대화하였고, 다이오드 회로로 선형성을 개선하였다. 설계 회로는 InGaP/GaAs HBT MMIC 공정을 이용하여 제작하였다. 측정 결과, 제안한 증폭기는 5G 이동통신 대역으로 지정된 3.5 GHz에서 18.9 dB의 소신호 이득, 13.7 dBm의 P1dB, 29.1 dBm의 OIP3 특성을 보였다. 제작한 증폭기는 3.3 V 공급 전원에서 161.7 mW의 DC 전력을 소모하였다.

Abstract

This paper proposes a modified Darlington cascode amplifier with high linearity and high gain. The proposed schematic design can maximize the gain using the Darlington cascode configuration and also improve the linearity using a linearizer composed of a diode circuitry. The designed amplifier was fabricated using an InGaP/GaAs HBT MMIC process. The measurement demonstrated a small signal gain of 18.9 dB, a P1dB of 13.7 dBm, and an OIP3 of 29.1 dBm in the 3.5 GHz range, which was deployed for 5G mobile communication bands. The amplifier consumed 161.7 mW DC power with a supply voltage of 3.3 V.

Keywords: Darlington Cascode; Diode Linearizer; Linearity; MMIC; InGap/GaAs HBT

Ⅰ. 서 론

시스코의 비즈니스 보고서에 의하면 스마트폰 및 태블릿 기기 등 네트워크에 연결되는 IoT 디바이스는 2020년에 지구상의 전 인구의 7배의 규모인 500억개에 이르고, 이로 인한 데이터 트래픽은 10년에 약 1,000배가 증가할 것으로 예측하고 있다[1]. 네트워크의 폭발적인 용량 요구에 대처하기 위해 2019년 상용화를 시작한 제 5세대 이동통신 시스템(5G)은 2021년 전국망으로 확대되어 기존의 LTE를 대체할 것으로 예상된다. 또한, 최근 국가의 디지털 뉴딜 정책에 힘입어 최근 5G 무선국 수도 급증하고 있다. 국내 5G 주파수는 3.5 GHz에서 100 MHz 대역폭 28 GHz에서 800 MHz 대역폭이 할당되었다. 향후 5년까지 3.5 GHz 대역에서 5G 통신망 기지국 의무구축 비율을 전국 30% 지역에 약 45,000국의 5G 무선국이 구축될 예정이다. 여기에 주로 국내 중소기업이 생산하는 스몰셀 기지국과 광중계기, RF 중계기가 포함된다. 5G 스몰셀 기지국 및 중계기에 적용되는 증폭기는 기존 LTE와 비교하여 높은 데이터 전송을 위해 선형성 및 이득이 높고 낮은 DC전력소모가 요구된다. 본 논문에서는 5G 기지국 및 중계기용의 MMIC 증폭기 설계를 기술한다. InGaP/GaAs HBT 공정을 이용하여 고이득, 고선형, 저전력 특성을 갖는 증폭기 구조를 제안하고 실험적으로 검증하였다.

Ⅱ. 회로 설계 및 시뮬레이션

2-1 InGaP HBT 트랜지스터

InGaP/GaAs HBT 공정은 선형성과 고주파 동작 특성이 우수하여 선형성이 요구되는 고주파 증폭기에 적합하다. 또한 높은 베이스 도핑으로 인한 낮은 베이스 입력 저항 때문에 우수한 잡음 특성을 갖는다[2],[3]. 본 연구의 설계에 사용된 소자는 에미터 길이 3 μm공정에 에미터 핑거 개수가 1개이며, 에미터 폭이 20 μm인 1F3×20이다. 이 소자는 바이어스 동작점에서 39 GHz의 단위 전류 이득 주파수(fT)와 48 GHz의 최대 발진 주파수(fmax)의 우수한 주파수 동작 특성을 가진다.

2-2 회로 설계

많은 저전력 증폭기의 회로로 사용되고 있는 달링톤(Darlington)구조의 증폭회로는 광대역 이득 특성과 선형성이 우수하고 입출력 정합이 우수한 특성을 갖는 장점이 있다. 하지만 현재 이동통신 대역에 주로 응용되는 상용 HBT 기술로는 2 GHz 이상에서 선형성이 악화되기 때문에 회로에 pHEMT 달링톤(Darlington) 캐스코드 구조를 적용하여 구현하거나[4],[5], HBT 증폭회로 입력단에 다이오드 회로를 추가하여 고주파 선형성을 개선한 회로를 적용하고 있다[6]. 본 논문에서는 광대역 특성 및 우수한 입출력 정합 특성에 유리한 HBT 달링턴 캐스코드(Darlington cascode)를 기본 구조로 채택하였다. 또한 고주파 선형성을 더 개선하기 위해 입력단에 기존회로와 다른 다이오드 선형화 회로를 추가하였다. 제안한 회로의 증폭기 구조는 그림 1과 같다. RF 초크(choke)와 DC 블록(block) 커패시터를 제외한 모든 소자와 매칭을 온칩(on-chip) MMIC로 설계하였다. 그림 1에서 Q1Q2는 CC-CE 달링턴 결선을 형성하고, Q3와는 캐스코드 형태를 구성한다.

jkiees-31-12-1053-g1
그림 1. | Fig. 1. 제안하는 선형화 회로를 포함하는 달링톤 캐스코드 증폭기 | Proposed Darlington cascode amplifier with diode linearizer circuit diagram.
Download Original Figure

그림 1의 회로에서 Q4는 베이스와 에미터를 연결한 다이오드 결선으로 구성되고, 다이오드 캐소드에 병렬 RC 회로를 연결하여 선형화를 개선하였다. 기존 달링턴 구조에 비해 제안한 구조는 달링턴의 Q2에 인가되는 베이스 전류의 크기와 위상을 조정하고, Q1Q2사이의 비선형성에 변화를 다이오드 Q4를 통해 제어하는 구조다. 또한 트랜지스터의 전류는 온도 변화에 영향을 받기 때문에 이를 개선할 수 있는 능동바이어스 회로를 적용하였다.

2-3 증폭기 시뮬레이션

설계한 회로는 전원전압 VDD=3.3 V에 바이어스 전류는 IC,Q1=11.87 mA, IC,Q3=38.08 mA, I1=0.40 mA, I2=0.87 mA를 선택하였다. 따라서 전원에서 공급되는 총 DC 전류는 50.62 mA이며, 선형화 회로에 공급되는 DC 전류는 IC,Q4= 2.14 mA이다. 선형화 회로의 특성을 검증하기 위해 선형화 회로의 유무에 대한 설계한 회로를 Keysight사의 ADS를 이용하여 모의시험을 실행하였다. 그림 2그림 3는 선형화 유무에 대한 각각의 설계한 MMIC 증폭기의 소신호 시뮬레이션 결과를 보이고 있다. 3.5 GHz에서 선형화 회로 유무에 따른 증폭기의 이득(S21)은 각각 22.3 dB와 20.8 dB로 예측되어 선형화기가 추가된 경우, 이득은 1.5 dB 감소하였다. 이는 다이오드 선형화기가 동작점에서 손실성 저항으로 동작함을 알 수 있다. 입력과 출력 반사손실(return loss)의 경우, 각각 15.4 dB, 20.2 dB로 모두 10 dB 이상의 우수한 특성 결과를 보였다. 선형성 개선을 위한 다이오드 회로는 증폭기 동작에서 저항성 부하를 입력단에 더해지는 효과가 있어 잡음지수의 악화를 가져올 수 있다. 그림 4와 같이 선형화기의 유무에 따른 잡음지수 모의시험에서 잡음지수(noise figure)는 3.5 GHz에서 각각 2.5 dB와 2.8 dB로 선형화기를 추가한 경우, 0.3 dB 악화되었다.

jkiees-31-12-1053-g2
그림 2. | Fig. 2. 선형화 회로를 포함하지 않고 설계한 증폭기의 소신호 모의시험 | Small signal simulation of the designed amplifier without the diode linearizer.
Download Original Figure
jkiees-31-12-1053-g3
그림 3. | Fig. 3. 선형화 회로를 포함하여 설계한 증폭기의 소신호 모의시험 | Small signal simulation of the designed amplifier with the diode linearizer.
Download Original Figure
jkiees-31-12-1053-g4
그림 4. | Fig. 4. 다이오드 선형화기 유무에 대한 설계한 증폭기의 잡음지수 모의시험 | Noise figure simulation of the designed amplifier with/without the diode linearizer.
Download Original Figure

그림 5는 선형성 개선을 위한 다이오드 회로 유무에 따른 OIP3 특성을 시뮬레이션한 결과이다. 달링턴 캐스코드(Darlington cascode)만 있는 구조의 경우, 주파수가 올라감에 따라 OIP3 특성이 급격히 감소하는 특성을 보인다. 이에 반하여 다이오드 선형화 회로를 포함하는 제안한 구조는 최적화를 통해 고주파에서 선형성을 개선하기 위해 피킹 특성을 갖도록 설계하였다. 설계한 회로는 3 GHz에서 피킹이 일어나 최대 OIP3를 갖는다. 추가한 다이오드 선형화 회로에 의해 중심주파수 3.5 GHz에서 약 3.75 dB, 근처 3 GHz에서 최대 5.79 dB의 OIP3가 개선되었다.

jkiees-31-12-1053-g5
그림 5. | Fig. 5. 주파수 변화에 따른 설계 증폭기의 OIP3P1dB 모의시험 | Simulation of OIP3 and P1dB of the designed amplifier versus the frequency range.
Download Original Figure

Ⅲ. 제작 및 측정

그림 6은 제작한 증폭기의 칩 사진을 보여주고 있다. 설계한 회로는 AWSC 社의 InGaP/GaAs HBT 공정을 통해 제작하였다. 증폭기의 크기를 줄이기 위하여 Metal layer를 3개를 사용하였다. 또한 달링턴 캐스코드 구조를 대칭적으로 배치하였으며, 열 방출의 효율을 높이기 위해 백비어(back-via)를 사용하였다. 칩의 사이즈는 590×580 μm2이며, 3.3 V 단일 전압에서 49 mA의 동작 전류 특성을 확인하였다. 이는 시뮬레이션 결과인 50.62 mA보다 1.62 mA 작은 값이다. 시뮬레이션과 측정값과의 차이는 3.2 %로 통상적인 실험 오차 범위로 이해될 수 있다.

jkiees-31-12-1053-g6
그림 6. | Fig. 6. 제작된 MMIC 증폭기의 칩 사진 | The microphotograph of the fabricated MMIC amplifier
Download Original Figure

측정을 위해 설계한 MMIC 베어칩(bare chip)을 플라스틱 패키지로 제작한 후 두께 0.8 mm의 FR4 기판에 부착하였다. 그림 7은 제작된 증폭기의 소신호 측정 결과를 보여주고 있다. 측정 결과, 제작된 증폭기는 3.5 GHz에서 19.1 dB의 이득, 15.9 dB의 입력 반사손실과 18.3 dB의 출력 반사손실을 갖는다. 그림 8은 제작된 저전력 증폭기에 3.5 GHz에서 출력 0 dBm을 갖는 1 MHz의 톤 간격을 갖는 투톤(two-tone) 신호에 대한 응답을 보여주고 있다. 측정결과, OIP3는 29.2 dBm의 특성을 보였다. 이득부로 설계한 증폭기를 응용에 따라 최종부로 사용될 수 있어 전력부가효율을 측정하였다. 그림 9는 1 dB와 8 dB 백오프(back-off)에서 측정한 전력부가효율(PAE: power added efficiency)을 보여주고 있다. 1 dB 백오프인 경우, 3.5 GHz 근처에서 PAE는 13.5 %의 특성을 보이고 있다. 표 1에 제작된 저전력 증폭기의 측정 결과를 요약하여 보여주고 있다.

jkiees-31-12-1053-g7
그림 7. | Fig. 7. 제작된 증폭기의 소신호 측정 | Small signal measurement of the fabricated amplifier.
Download Original Figure
jkiees-31-12-1053-g8
그림 8. | Fig. 8. 중심주파수 3.5 GHz에서 1 MHz의 톤 간격을 갖는 IM3 측정 | IM3 measurement for two-tone signals with a tone space of 1 MHz at the center frequency = 3.5 GHz.
Download Original Figure
jkiees-31-12-1053-g9
그림 9. | Fig. 9. 제작된 증폭기의 주파수 변화에 따른 PAE 측정 | PAE measurement of the fabricated amplifier versus the frequency range.
Download Original Figure
표 1. | Table 1. 제조된 앰프의 측정 요약 | Measurement summary of the fabricated amplifier.
Unit Test result
Freq. MHz 900 1,900 2,600 3,500
S 21 dB 23.7 21.8 20.6 19.1
S 11 dB −17.8 −21.8 −28.1 −15.9
S 22 dB −17.2 −18.3 −15.5 −18.3
NF dB 3.2 3.2 3.4 4.1
P 1dB dBm 14.5 13.9 13.9 13.7
OIP 3 dBm 35.1 38.7 29.6 29.1
PAE
@P1dB
% 19.7 14.3 14.4 13.3
PAE
@ 8dB
back-off
% 3.7 2.8 2.9 2.6
Download Excel Table

표 2는 HBT 공정을 통하여 제작된 상용 MMIC 저전력 증폭기들과 본 논문에서 제작된 증폭기의 성능을 비교하여 정리한 표이다. 동작 주파수 3.5 GHz에서 비교대상에 비해 제작된 증폭기는 낮은 전류를 소비하면서 3 dB 이상 높은 OIP3 성능 개선 특성을 보이고 있다.

표 2. | Table 2. 3.5 GHz 대역에서 상용 MMIC 증폭기와의 성능 비교 | Performance comparison with commercial MMIC amplifiers in 3.5 GHz band.
Unit P사 B사 Q사 This work
Process InGaP HBT SiGe HBT SiGe HBT InGaP HBT
Freq. MHz 3,500 3,500 3,500 3,500
V V 5.0 3.0 3.0 3.3
I mA 46 55 55 49
S 21 dB 16.5 18 13.1 19.1
S 11 dB −14 −14.5 −22 −15.9
S 22 dB −12 −18.9 −15.5 −18.3
NF dB 3.3 2 4.3 4.1
P 1dB dBm 15 14.5 14 13.7
OIP 3 dBm 26.5 27.2 26.1 29.2
Download Excel Table

Ⅳ. 결 론

본 논문에서는 InGaP/GaAs HBT 공정을 이용하여 달링턴 캐스코드 구조에 다이오드 회로를 추가하여 기존 구조에 비해 4에서 6 dB의 선형성을 개선하였다. 제작된 증폭기는 중심주파수인 3.5 GHz에서 29.2 dBm의 OIP3, 13.7 dBm의 P1dB, 18.9 dB의 이득 특성을 갖는다. 상용 제품들과 비교할 때 더 낮은 DC 전력소모로 더 높은 이득과 선형성 특성을 보였다.

Acknowledgements

이 논문은 2020년도 교육부의 재원으로 한국연구재단(No. 2018R1D1A1B07050620)과 2020년도 산업자원통상자원부의 재원으로 한국산업기술진흥 원(N0001883)의 지원에 의한 연구임.

References

[1].

D. Evans, “The internet of things: How the next evolution of the internet is changing everything,” CISCO White Paper, CISCO, Placer County, CA, Apr. 2011.

[2].

B. L. Nelson, C. B. Perry, R. Dixit, B. R. Allen, M. E. Kim, and A. K. Oki, et al., “High-linearity, low DC power GaAs HBT broadband amplifier to 11 GHz,” in IEEE Symposium on Microwave and Millimeter-Wave Monolithic Circuits, Dallas, TX, Oct. 1989, pp. 15-18.

[3].

M. E. Kim, A. K. Oki, G. M. Gorman, D. K. Umemoto, and J. B. Camou, “GaAs heterojunction bipolar transistor device and IC technology for high-performance analog and microwave applicatons,” IEEE Transactions on Microwave Theory and Techniques, vol. 37, no. 9, pp. 1286-1303, Sep. 1989.

[4].

K. W. Kobayashi, “Improved effeciency, IP3-bandwidth and robustness of a microwave Darlington amplifier using 0.5 μm ED PHEMT and a new circuit topology,” in IEEE Compound Semiconductor Integrated Circuit Symposium, Palm Springs, CA, Nov. 2005, p. 4.

[5].

K. W. Kobayashi, “A novel E-mode PHEMT linearized Darlington cascode amplifier,” in 2006 IEEE Compound Semiconductor Integrated Circuit Symposium, San Antonio, TX, Nov. 2006, pp. 153-156.

[6].

C. P. Chang, W. C. Chien, C. C. Su, Y. H. Wang, and J. H. Chen, “Linearity improvement of cascode CMOS LNA using a diode connected NMOS transistor with a parallel RC circuit,” Progress in Electromagnetics Research C, vol. 17, pp. 29-38, 2010.

Author Information

어 경 준 [SJM Prewell/수석연구원]

jkiees-31-12-1053-i1

  • https://orcid.org/0000-0002-1388-0540

  • 2000년: 광운대학교 전파공학과(공학사)

  • 2019년: 서울시립대학교 전자전기컴퓨터공학부 (공학석사)

  • 2000~2003년: 에이에스비(연구원)

  • 2003년~현재: SJM Prewll(수석연구원)

  • [주 관심분야] 무선 통신용 RF MMIC, 무선통신 시스템, RF 증폭기 등

박 승 준 [서울시립대학교/학부생]

jkiees-31-12-1053-i2

이 문 규 [서울시립대학교/교수]

jkiees-31-12-1053-i3

  • https://orcid.org/0000-0002-2231-8509

  • 1992년: 한국과학기술원 전기및전자학과 (공학사)

  • 1994년: 서울대학교 전자공학과 (공학석사)

  • 1999년: 서울대학교 전자공학과 (공학박사)

  • 1999년~2002년: 한국전자통신연구원 위성탑재부품팀 선임연구원

  • 2015년 11월~2018년 2월: 과학기술정보통신부 전파위성PM/CP

  • 2002년~현재: 서울시립대학교 전자전기컴퓨터공학부 교수

  • [주 관심분야] RF 회로 및 시스템, RF 레이다/센싱, 무선통신시스템 등