논문/REGULAR PAPERS

위상주파수 검출기를 이용한 주파수 잠금회로

임평순1, 이동현1, 염경환1,*
Pyung-Soon Im1, Dong-Hyun Lee1, Kyung-Whan Yeom1,*
Author Information & Copyright
1충남대학교 전파공학과
1Department of Radio Science & Engineering, Chungnam National University
*Corresponding Author: Kyung-Whan Yeom (e-mail: khyeom@cnu.ac.kr)

© Copyright 2019 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Apr 06, 2017; Revised: Jun 12, 2017; Accepted: Jun 19, 2017

Published Online: Jul 31, 2017

요약

논리회로로 구성된 위상주파수 검출기(Phase Frequency Detector: PFD)는 집적회로 구현의 용이성으로 인해 위상잠금회로(Phase Locked Loop: PLL)에 널리 사용되고 있다. 반면, 주파수 잠금회로(Frequency Locked Loop: FLL)는 PLL에서 기준발진기를 제거하고 공진기가 기준발진기 역할을 하는 구성이다. FLL 구성에는 주파수 검출기(Frequency Detector: FD)가 반드시 필요하며, 통상적으로 혼합기(mixer)로 구성된 주파수 검출기를 이용한 FLL을 구성하게 된다. 본 논문에서는 혼합기를 이용한 FD대신에, PFD의 범용성을 고려하여, 마이크로스트립으로 구성된 1.175 GHz 공진기와 PFD를 이용하여 FD를 구성하였다. 또한 설계된 FD를 이용 주파수 1.175 GHz에서 발진하는 FLL을 구성하였다. 혼합기(mixer)를 이용한 FD로 구성된 FLL과 비교결과 제안된 FLL은 FLL 대역 내에서 혼합기 FD를 이용한 FLL에 비하여 위상잡음 성능이 우수한 것을 확인하였다.

Abstract

A phase frequency detector(PFD) composed of logic circuits is widely used in a phase locked loop(PLL) due to the easy implementation for integrated circuits. A frequency locked loop(FLL) removes the reference oscillator in the PLL, and the resonator serves as a reference oscillator. A frequency detector(FD) is indispensable for the FLL configuration, and a FD, which is usually composed of a mixer is used to build an FLL. In this paper, instead of FD using mixer, a FD is constructed by using 1.175 GHz resonator composed of microstrip and PFD taking the versatility of PFD into consideration. Using the designed FD, FLL oscillating at a frequency of 1.175 GHz is composed. As a result of comparison with the FLL composed of FD using mixer, it was confirmed that the proposed FLL has better phase noise performance than FLL using mixer FD with FLL bandwidth.

Keywords: Phase Frequency Detector; Mixer; Frequency Locked Loop; Phase Noise

I. 서 론

위상잡음(phase noise)은 발진기의 위상 흔들림을 나타내는 척도이며, 통신시스템 및 레이다 시스템의 성능을 결정짓는 중요한 파라미터 중 하나이다. 전압제어발진기의 위상잡음 성능을 개선하는 방법은 크게 두 가지로 볼 수 있다. 첫 번째 방법은 발진기에 사용되는 증폭기의 1/f 잡음의 corner frequency fc와 잡음지수 F가 낮은 능동소자를 이용하여 구성하는 것이다. 하지만 이 방법을 이용한 위상잡음의 개선은 10 dB 정도로 혁신적인 위상잡음의 개선을 얻는 데에는 부족한 면이 있다[1]~[3].

두 번째 방법은 Q(quality factor)가 큰 공진기를 이용하여 선택도를 높여 위상잡음을 개선하는 방법이다. 이 방법을 이용하면 분명히 효과적인 위상잡음의 개선을 가져오게 된다[4]~[7]. 하지만 현실적으로 높은 주파수에서는 높은 Q를 갖는 공진기를 얻는 것은 어렵다. 참고문헌 [7]에 따르면 QL = 700일 때 100 kHz 오프셑 주파수에서 위상잡음 약 130 dBc/Hz이다. 이것을 −150 dBc/Hz로 위상잡음을 낮추기 위해서는 QL = 7,000이 요구된다. QL이 7,000인 마이크로파 공진기를 얻는 것은 상당히 어려운 문제이다. 따라서 이 방법도 현실적으로 위상잡음 개선에는 제한을 주게 된다.

이와 같은 문제점을 해결하기 위해 널리 사용되는 방법으로 위상잠금회로(Phase Locked Loop: PLL)가 있다. 이는 위상잡음이 낮은 기준발진기를 이용할 경우, 획기적으로 전압제어발진기의 위상잡음을 개선할 수 있게 된다. 그러나 이 방법은 별도의 위상잡음이 매우 낮은 기준발진기를 필요로 하고, 루프대역폭 내에서만 위상잡음의 개선을 기할 수 있다.

최근, 발진기(oscillator)의 위상잡음 성능을 개선하기 위해 공진기(resonator)의 공진주파수를 기준주파수로 활용하는 주파수 잠금회로(Frequency Locked Loop: FLL)가 연구되었다[8]. 제시된 주파수 잠금회로는 혼합기를 이용한 주파수 검출기(Frequency Detector: FD)를 구성하여 FLL을 구성하였다.

FLL에서 공진기의 위상잡음에의 영향은 아직 정확하게 이론적으로 규명되어 있지 않다. 그러나 이것 역시 공진기가 높은 Q를 가질수록 위상잡음이 개선되는 것으로 알려져 있다. 그러나 참고문헌 [8]에 따르면 1 kHz 오프셑 주파수에서 QL = 192인 FLL의 위상잡음은 −120 dBc/Hz로 QL = 700인 발진기보다 약 40 dB 낮게 된다. 따라서 같은 공진기를 사용하더라도 FLL을 이용할 경우, 보다 우수한 위상잡음을 얻게 된다.

위상잡음에 직접적으로 영향을 미치는 소자로 FD가 있다. FD 또한 공진기와 같이 위상잡음에 영향을 미친다. 참고문헌 [8]에 사용된 FD는 혼합기를 사용한 FD이다. 혼합기로 구성한 FD는 높은 주파수까지 동작이 가능하나, 아날로그 FD이고, 제한된 범위에서 선형적 주파수 검출이 가능하다. 통상적인 PLL에서는 혼합기보다는 논리회로로 구성된 위상주파수 검출기(Phase Frequency Detector: PFD)를 위상검출기로 보다 널리 사용된다. PFD는 디지털 회로로 구성되어 있어, 다른 PLL 부품과 집적회로로 제작하는 것이 용이하다. 또한 차지펌프(charge pump)와 연동할 수 있어, PLL 및 FLL 루프 필터(loop filter)를 설계 시, OP amp를 사용하지 않고도 커패시터로 이상적인 적분기를 구현할 수 있는 장점을 제공한다. 반면, PFD는 이와 같이 장점을 제공하지만, 혼합기에 비해 잡음(noise)의 영향을 많이 받는다. 따라서 PFD를 이용한 FD와 혼합기를 이용한 FD의 FLL 위상잡음 성능에의 영향은 비교 분석을 요구한다.

본 논문에서는 이러한 PFD의 범용성을 고려하여 PFD를 이용한 FD를 구성하고, FLL을 구성하였다. 또한 PFD의 위상잡음에의 영향을 혼합기를 이용한 FD의 위상잡음에의 영향과 비교하였다. 정확한 비교를 위해 두 FLL에 사용된 공진기의 Q는 같도록 설정하였다. 또한 동일주파수에서 동작하도록 FLL을 구성하였다. 사용된 공진기는 헤어핀 공진기로 QL = 15이다. 제작된 PFD를 이용한 FD로 구성된 FLL은 혼합기를 이용한 FD와 유사하게 성공적으로 주파수 잠금이 되는 것을 확인하였다. 위상잡음 비교결과, 루프 대역 내에서는 주파수 검출상수의 증가로 위상잡음의 개선을 주는 것을 확인하였다. 그러나 두 FLL의 위상잡음은 참고문헌 [8]에 비하면 상당히 열화된 것을 알 수 있었다. 이는 중심주파수원으로 사용된 공진기의 Q 값을 높여 개선시킬 수 있을 것으로 생각되며, 향후 연구가 더 필요하다고 생각된다.

II. 설계 과정

2-1 위상주파수 검출기를 사용한 주파수 잠금회로

본 논문에서 제안하는 상용 PFD를 이용한 주파수 잠금회로(FLL)의 구조는 그림 1과 같다. PFD는 Hittite사의 HMC 439QS16GE[9]을 이용하였다. 단품으로 PFD는 제한적이어서 본 연구에서는 차지펌프가 없는 PFD를 선택하였다.

전압제어발진기(VCO)에서 출력된 신호는 A점에서 저항성 분배기를 통하여 그림에 보인 두 경로로 나뉘게 된다. VCO는 Crystek Microwave사의 CVCO55BE-800-1600[10] 을 사용하였다. VCO가 이와 같이 정해지면 이것의 발진주파수 범위가 정해지는데, 그림 1의 공진기(resonator)는 발진주파수의 중심주파수 부근에서 공진하도록 마이크로스트립 선로를 이용하여 설계하게 된다. 이때 공진기는 일반적으로 공진주파수에서 위상이 0°가 되지 않기 때문에, A-C의 경로에 전송선 TL을 삽입하였다. 이때 전송선의 길이는 공진주파수에서 경로 A-B와 A-C의 위상이 같게 설계하였다. 추가된 두 개의 위상천이기(phase shifter)는 DC 조정전압에 따라 위상이 변하는 위상천이기이다. 이 위상천이기는 그림 1의 FLL로 구성한 발진기의 발진주파수를 조정하기 위한 것이다. 따라서 FLL로 구성된 발진기는 전압제어 발진기가 된다. 여기서 FLL 전압제어 발진기의 구성을 위해서는 한 개의 위상천이기면 충분하다. 그러나 위상천이기는 자체의 기준 위상을 갖고 있어, 한 개의 경로에만 위상천이기를 삽입할 경우, 전송선 TL을 이용하여 맞춘 두 경로의 위상이 틀어지게 된다. 이러한 이유로 두 경로에 모두 동일한 위상천이기를 삽입하였다.

jkiees-28-7-540-g1
그림 1. | Fig. 1. 위상주파수 검출기를 이용한 주파수 잠금회로의 블록도 | Block diagram of the frequency locked loop using a phase frequency detector.
Download Original Figure

그림 1의 PFD는 두 경로의 위상차를 검출하며, 이것을 전압으로 출력한다. PFD 위상차 출력은 공진기의 주파수 특성으로 인해 공진주파수와 VCO 주파수의 주파수 차에 비례하게 된다. 다음에 연결된 루프필터는 PFD 출력에 발생하는 고조파 성분을 제거한다. 루프필터 출력에 나타나는 DC 전압 범위는 일반적으로 VCO 조정전압 범위와 다르게 된다. 이것을 조정하기 위해 그림 1과 같은 전위변환기(level shifter)를 삽입하였다. 그러면 부궤환 작용에 의해 VCO 발진주파수는 공진기의 공진주파수와 같아지게 되고, FLL이 완성된다. 공진주파수는 공진기의 위상이 0이 되는 주파수로 볼 수 있으며, 이때 공진기 경로에 삽입된 위상천이기는 결과적인 공진주파수를 변동시키게 된다. 따라서 FLL로 구성된 발진기의 발진주파수는 위상천이기 조정전압에 따라 변하는 VCO가 된다.

2-1-1 공진기

그림 2에는 본 논문의 FLL에서 공진기로 사용된 헤어핀 공진기의 레이아웃을 나타내었다. 그림 2에서 간격 d로 선로 간의 커플링을 조절하여 손실이 최소가 되도록 하고, 길이 l을 조절하여 공진주파수가 1.16 GHz가 되도록 설계하였으며, 여기서 d는 0.2 mm이고, l은 23 mm이다. 제작된 헤어핀 공진기는 웨이퍼프로브를 이용하여 측정하였다. 그림 3에 제작된 헤어핀 공진기의 측정 결과를 나타내었다. 측정 결과, 1.175 GHz의 중심주파수에서 −149°의 위상과 3.4 dB의 삽입손실, QL = 15.2을 가지고 있다.

jkiees-28-7-540-g2
그림 2. | Fig. 2. 헤어핀 공진기의 레이아웃 | Layout of the hair-pin resonator.
Download Original Figure
jkiees-28-7-540-g3
그림 3. | Fig. 3. 헤어핀 공진기의 S-파라미터 | S-parameter of the hair-pin resonator.
Download Original Figure
2-1-2 전송선

전송선은 공진기의 공진주파수에서 그림 1의 경로 A-B와 A-C의 위상이 같도록 삽입된 것이다. 그림 4에 제작된 전송선의 S-파라미터 측정 결과를 나타내었다. 점선은 Agilent사의 advanced design system을 이용한 시뮬레이션 측정 결과이며, 실선은 실제 제작하여 측정된 결과이다. 전송선의 측정 결과는 1.175 GHz에서 −151°의 위상을 갖는 것을 알 수 있다. 따라서 공진기와 약 2°의 위상차를 갖는 것을 알 수 있다.

2-1-3 위상 천이기

그림 5에 본 논문에 사용된 위상천이기 회로를 보였다. 비교적 크기가 작고 삽입손실의 변동이 적은 전역통과 회로망(all pass network)을 기반으로 설계 및 제작하였다[11],[12].

그림 5에서 인덕터 L1L2는 칩 인덕터로 L1 = 12 nH, L2 = 3.9 nH의 값을 설정하였고, CB는 DC 블록용 커패시터로 CB = 200 pF의 값을 설정하였다. C1은 버렉터 다이오드로 Skyworks사의 SMV1405[13]가 사용되었다. 버렉터 다이오드의 자기공진주파수(Self Resonance Frequency: SRF)보다 설계주파수 1.16 GHz가 낮으므로 버렉터 다이오드는 가변 커패시터 특성을 보이게 된다. C2는 임피던 스 정합을 위하여 버렉터 다이오드에 병렬로 연결하였으며, C2 = 0.5 pF의 값을 선정하였다. R1R2는 버렉터 다이오드를 DC 바이어스를 위하여 사용하였고, 그 값이 커서 RF(Radio Frequency)적으로 영향이 없게 하였으며, R1 = R2 = 1.2 kohm의 값을 선정하였다. CT는 bypass tantal 커패시터로 0.33 uF가 사용되었다.

jkiees-28-7-540-g4
그림 4. | Fig. 4. 전송선의 S-파라미 | S-parameter of the transmission line.
Download Original Figure
jkiees-28-7-540-g5
그림 5. | Fig. 5. 위상 천이기 회로도 | Phase shifter circuit.
Download Original Figure

제작된 위상 천이기는 웨이퍼프로브를 이용하여 측정할 수 있었으며, 그림 6그림 7에 위상 천이량과 손실의 측정결과를 나타내었다. 측정결과, 1.175 GHz의 중심주파수에서 조정 전압을 0~10 V로 가변할 경우, 95°의 위상 천이량을 보였으며, 2.2 dB의 삽입손실과 12.7 dB의 반사손실을 가지고 있다.

jkiees-28-7-540-g6
그림 6. | Fig. 6. 위상 천이기의 위상 천이량 | The phase shift of the phase shifter.
Download Original Figure
jkiees-28-7-540-g7
그림 7. | Fig. 7. 위상 천이기의 손실 | Loss of the phase shifter.
Download Original Figure
2-1-4 위상주파수 검출기(PFD)

그림 8에는 본 논문의 FLL에 사용된 PFD 회로도를 나타내었다.

PFD는 HMC439QS16GE[10] 회로를 참고하였다. 선택된 PFD는 평형(balanced) 입력 및 평형 출력을 갖는다. 반면, 공진기 및 전송선 경로의 출력은 single-ended 출력 형태여서 각각의 음의 전압 입력에 해당하는 NR 및 NV단자는 커패시터 C1=1,000 pF을 이용하여 AC적으로 접지시켰다. C2는 by-pass 커패시터이며, tantal capacitor 0.33 uF을 사용하였다. R은 5 V의 전압을 3 V로 낮춰 공급해주는 역할로 200 ohm을 사용하였다.

jkiees-28-7-540-g8
그림 8. | Fig. 8. 위상주파수 검출기 회로도 | Phase frequency detector circuit.
Download Original Figure

PFD 위상검출상수를 측정하기 위해 그림 1의 회로를 이용해 그림 9의 회로를 구성하였다. 위상검출기 상수는 VCO의 조정 전압에 따른 PFD의 출력을 측정하여 얻었다. 측정 결과를 그림 10에 나타내었다. 이때 전압제어발진기 출력 주파수가 1.175 GHz가 됐을 때 위상주파수검출기의 출력이 0 V가 되는 것으로써, 1.175 GHz에서 기준주파수와 비교주파수의 위상이 같음을 확인하였다.

2-1-5 루프 필터

선택된 PFD는 차지펌프를 갖고 있지 않아 OP amp를 이용해 루프필터를 구성하였다. 루프 필터에 사용된 OP amp는 National Semiconductor사의 LM6152[14]이며, 그림 11의 저항 및 커패시터 값은 각각 R1 =200 Ω, R2 =580 Ω, R3 =1 kΩ, R4 =100 kΩ, C1 =200 pF, C2 =2200 pF, C3 =0.01 uF이다. 주목할 것은 PFD 출력이 평형 출력이어서 루프 필터 입력은 그림 11과 같이 평형 입력이 되도록 하였다. 루프 필터를 그림 9의 끝단에 연결하고, VCO의 조정 전압을 바꿔가며 출력되는 전압을 확인하였다. 이를 그림 12에 나타내었다.

jkiees-28-7-540-g9
그림 9. | Fig. 9. 위상주파수 검출기의 출력측정 방법 | Configuration of output measurement for phase frequency detector.
Download Original Figure
jkiees-28-7-540-g10
그림 10. | Fig. 10. 위상주파수 검출기의 출력측정 그래프 | Graph of output measurement for phase frequency detector.
Download Original Figure

그림 12와 같은 루프 필터의 출력으로부터 부궤환 특성을 가짐을 알 수 있고, 이 출력이 VCO에 입력될 때, FLL이 된다. 루프필터 출력전압은 그림 12에서 −5~5 V 임을 알 수 있다. 따라서 그림 12로부터 주파수 잠금이 일어나기 위해서는 루프필터 출력전압은 VCO 조정전압 5~5.9 V로 이동되어야 할 것이다. 이를 위해서는 −5 V의 루프 필터 출력을 5 V로 이동시키고, 5 V의 루프 필터 출력을 5.9 V로 이동시킬 필요가 있다.

jkiees-28-7-540-g11
그림 11. | Fig. 11. 루프 필터 회로도 | Loop filter circuit.
Download Original Figure
jkiees-28-7-540-g12
그림 12. | Fig. 12. 전압제어발진기의 조정전압에 따른 루프필터 출력전압 | Output voltage of the loop filter with tuning voltage of voltage controlled oscillator.
Download Original Figure
jkiees-28-7-540-g13
그림 13. | Fig. 13. 루프필터의 출력에 따른 전위변환회로의 출력전압 | Output voltage of the level shifter with output of loop filter.
Download Original Figure

전위변환기(level shifter)는 이와 같은 기능을 수행하게 된다. 이 회로는 참고문헌 [8]의 전위변환기와 동일한 구조를 사용하였다. 이에 따른 전위변환기 출력전압을 그림 13에 나타내었다. 루프 필터의 출력 전압이 이동된 것을 확인할 수 있다.

2-2 혼합기를 이용한 주파수 잠금회로

PFD를 이용한 FLL과와 성능비교를 위해 같은 그림 14구조로 혼합기를 이용한 FLL을 구성하였다[8].

이 때 혼합기는 Synergy Microwave Corporation사의 SMD6000[15]을 사용하였다. 그림 14의 전송선은 공진기의 공진주파수에서 경로 A-B와 A-C의 위상이 90°의 위상 차이를 갖게 설계하였다. 그림 5의 위상 천이기가 그림 14의 위상천이기로 이용되었다. 이 위상천이기로 인해 FLL 발진기는 위상천이기 조정전압에 따른 VCO가 되게 된다. 루프 필터 및 전위변환기는 참고문헌 [8]에서 사용된 것과 동일하다.

jkiees-28-7-540-g14
그림 14. | Fig. 14. 혼합기를 이용한 주파수 잠금회로의 블록도 | Block diagram of the frequency locked loop using a mixer.
Download Original Figure

혼합기로 구성된 위상검출기의 위상검출상수를 측정하기 위하여 그림 14의 구조에서 그림 15와 같이 위상검출기 상수 측정회로를 구성하였다. 그림 15에서 VCO의 조정전압을 변화시키면서 측정된 혼합기의 출력을 그림 16에 보였다. 이때 VCO 출력 주파수가 1.175 GHz가 됐을 때 혼합기의 출력이 0 V가 되는 것으로써 1.175 GHz에서 기준주파수와 비교주파수의 위상이 90°의 위상 차이를 갖는 것을 확인하였다.

III. 주파수 잠금회로의 설계 및 제작

그림 17에는 PFD를 이용한 FLL회로의 제작된 기판을 보였다. 기판은 FR-4를 사용하였다. 출력은 VCO와 저항성분배기 사이의 결합기를 이용하여 얻었으며, 이를 통해 FLL 발진기의 위상잡음 및 발진주파수 특성을 확인할 수 있게 된다.

jkiees-28-7-540-g15
그림 15. | Fig. 15. 혼합기의 출력측정 방법 | Configuration of output measurement for mixer.
Download Original Figure
jkiees-28-7-540-g16
그림 16. | Fig. 16. 혼합기의 출력측정 그래프 | Graph of output measurement for mixer.
Download Original Figure

그림 18에는 혼합기를 이용한 FLL 회로의 제작된 기판을 보였다. 동일하게 기판은 FR-4를 사용하였다. 출력은 동일하게 VCO와 저항성 분배기 사이의 결합기를 이용하여 얻었으며, 이를 통해 역시 FLL 발진기의 위상잡음 및 발진주파수 특성을 확인할 수 있게 된다.

PFD를 이용한 FLL의 출력 스펙트럼 측정한 결과를 그림 19에 나타내었다. 1.175 GHz의 중심주파수를 가지고 발진하는 것을 확인하였다. 혼합기를 이용한 FLL의 스펙트럼을 측정한 결과를 그림 20에 나타내었다. 1.175 GHz의 중심주파수를 가지고 발진하는 것을 확인하였다.

정확한 위상 잡음 비교를 위해 따라서 Keysight사의 E5025B signal source analyzer를 이용하여 위상잡음을 측정하였다. 그림 19그림 20의 스펙트럼은 그림 114 의 RF 출력 측정결과인데, 모두 출력이 약 −23 dBm인 것을 알 수 있다. E5025B로 정확한 위상잡음을 측정하기 위해서는 발진출력이 0~10 dBm이어야 한다. 따라서 출력을 증가시키기 위해 증폭기를 삽입하였다. 사용된 증폭기는 Weteq사의 ABL1800-03-2825로써 이득 30 dB 잡음지수 3 dB, 출력 P1dB 16 dBm이다. 또한 부정합을 우려하여 10 dB 감쇠기를 증폭기 앞에 전치시켰다. 출력은 약 3 dBm 정도였으며, 위상잡음은 성공적으로 측정될 수 있었다. 위상잡음을 측정시 E5025B의 correlation은 100으로 설정하였다.

jkiees-28-7-540-g17
그림 17. | Fig. 17. PFD를 이용한 FLL의 제작 사진 | A fabricated FLL using a PFD.
Download Original Figure
jkiees-28-7-540-g18
그림 18. | Fig. 18. 혼합기를 이용한 FLL 제작 사진 | A fabricated FLL using a mixer.
Download Original Figure
jkiees-28-7-540-g19
그림 19. | Fig. 19. 위상주파수 검출기를 이용한 주파수 잠금회로의 스펙트럼 측정결과 | Spectrum measurement result of the frequency locked loop using a phase frequency detector.
Download Original Figure
jkiees-28-7-540-g20
그림 20. | Fig. 20. 혼합기를 이용한 주파수 잠금회로의 스펙트럼 측정결과 | Spectrum measurement result of the frequency locked loop using a mixer.
Download Original Figure

측정결과는 그림 21에 나타내었다. 그림 21의 위상잡음의 측정결과로부터 혼합기를 사용한 FLL은 대역폭(그림 21의 A점 해당)이 좁고, 반면 PFD를 사용한 FLL의 대역폭(그림 21의 B점에 해당)은 넓은 것을 알 수 있다. 대역폭 내의 위상잡음은 PFD를 사용한 것이 약 20 dB 우수한 것을 알 수 있다. 이것은 PFD가 혼합기에 비해 잡음을 많이 추가하지만, 위상검출상수가 10배 정도 커서, 이로 인해 대역폭 내 위상잡음 특성이 우수한 것으로 보인다.

그림 21의 결과로부터 주목할 것은 사용된 VCO의 위상잡음이, 공진기의 공진주파수와 FD에 의해 결정되는 가상의 기준발진기 위상잡음보다 우수한 것을 알 수 있다. 여기서 공진기의 공진주파수와 FD에 의해 결정되는 가상의 기준발진기는 공진주파수를 발진주파수로 갖고, 공진기와 FD의 추가된 잡음에 의하여 결정된 위상잡음을 갖게 된다. FLL도 PLL과 같이 FLL 대역폭 밖에서는 VCO의 위상잡음을 쫓아가게 된다. VCO의 위상잡음이 FLL 가상 기준발진기보다 위상잡음이 우수하므로, 결과적으로 혼합기를 이용한 FLL의 위상잡음이 대역폭 밖에서는 PFD를 이용한 FLL의 위상잡음보다 우수하게 된다.

공진기의 공진주파수와 PFD를 이용하여 구성된 FD로 결정되는 가상의 기준발진기의 위상잡음은 공진기의 Q를 높일 경우 개선되게 된다. 표 1을 보면 이것을 명확히 알 수 있다. 따라서 공진기 Q를 높일 경우 사용된 가상의 기준발진기는 VCO보다 우수한 위상잡음을 갖게 된다. 이와 같이 우수한 위상잡음을 갖는 가상 기준발진기를 이용할 경우, 분명히 PFD를 이용한 기존 혼합기를 이용한 FLL보다 우수한 위상잡음을 제공한다는 것을 알 수 있다. 본 논문에서 이용한 공진기의 Q가 약 15 정도임을 감안하면, 높은 Q를 갖는 공진기와 PFD를 결합하여 FD를 구성하고, 이것을 이용 FLL을 구성할 경우, 혼합기를 이용한 FLL보다 위상잡음의 개선을 가져올 수 있음을 알 수 있다.

jkiees-28-7-540-g21
그림 21. | Fig. 21. 두 FLL 발진기의 위상잡음 비교 | Comaparison of the phase noises of two FLLs.
Download Original Figure
표 1. | Table 1. 위상잡음 특성 비교(단위: dBc/Hz) | Comparison of phase noise characteristics.
Parameter DRO[7] FLL[8] This work
Phase noise at 1 kHz offset (dBc/Hz) −80 −120 −75
QL 700 192 15
Download Excel Table

IV. 결 론

본 논문에서는 상용 위상주파수 검출기(PFD)를 이용한 주파수 잠금회로(FLL)의 구조를 제안하였고, 공진기의 중심주파수 근처인 1.175 GHz에서 주파수 잠금이 일어나는 것을 확인하였다. 또한, 혼합기(mixer)를 이용한 주파수 잠금회로를 제작하여 위상잡음 특성을 비교하였다. 위상잡음 측정결과, 혼합기를 이용한 FLL의 위상잡음이 대역폭 밖에서는 PFD를 이용한 FLL의 위상잡음보다 우수하였다. 하지만 VCO의 위상잡음 특성이 제작한 주파수 잠금회로보다 우수하여 실질적인 위상잡음은 개선되지 못하였다. 이는 본 논문에서 이용한 공진기의 Q가 낮기 때문에, 높은 Q를 갖는 공진기를 사용한다면 위상잡음의 개선을 가져올 수 있다.

Acknowledgements

이 연구는 2016년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(NRF-2015R1D1A1A01057036).

References

[1].

J.-C. Nallatamby, M. Prigent, M. Camiade, A. Sion, C. Gourdon, and J. J. Obregon, “An advanced low-frequency noise model of GaInP-GaAs HBT for accurate prediction of phase noise in oscillators”, IEEE Trans. Microw. Theory Tech., vol. 53, pp. 1601-1612, May 2005.

[2].

P. A. Traverso, C. Florian, M. Borgarino, and F. Filicori, “An empirical bipolar device nonlinear noise modeling approach for large-signal microwave circuit analysis”, IEEE Trans. Microw. Theory Tech., vol. 54, pp. 4341-4352, Dec. 2006.

[3].

C. Floran, P. A. Traverso, and F. Filicori, “The charge-controlled nonlinear noise modeling approach for the design of MMIC GaAs-pHEMT VCOs for space applications”, IEEE Trans. Microw. Theory Tech., vol. 59, pp. 901-912, Apr. 2011.

[4].

Y.-T. Lee, J.-S. Lim, C.-S. Kim, D. Ahn, and S. Nam, “A compact-size microstrip spiral resonator and its application to microwave oscillator”, IEEE Microw. Wireless Comp. Lett., vol. 12, no. 10, pp. 375-377, Oct. 2002.

[5].

L.-H. Hsieh, K. Chang, “High-efficiency piezoelectric-transducer tuned feedback microstrip ring-resonator oscillators operation at high resonant frequencies”, IEEE Trans. Microw. Theory Tech., vol. 51, pp. 1141-1145, Apr. 2003.

[6].

Y.-T. Lee, J. Lee, and S. Nam, “High-Q active resonators using amplifiers and their applications to low phase-noise free-running and voltage-controlled oscillatros”, IEEE Trans. Microw. Theory Tech., vol. 52, pp. 2621-2626, Nov. 2004.

[7].

B. I. Son, H. C. Jeong, and K. W. Yeom, “Design of a low phase noise voltage tuned DRO based on improved dielectric resonator coupling structure”, in Proc. Asia Pacific Microwave Conf., Kaohsiung, pp. 1121-1123, Dec. 2012.

[8].

김욱래, 이창대, 김용남, 임평순, 이동현, 염경환, “주파수잠금회로를 이용한 발진기의 위상잡음 개선”, 한국전자파학회논문지, 27(7), pp. 635-645, 2016년 7월.

[9].

HMC439QS16GE, HBT Digital Phase-Frequency Detector, Hittite Microwave corporation, Available: http://hittite.com/

[10].

CVCO55BE-0800-1600, voltage controlled oscillator, crystek microwave, Available: http://www.crystek.com/

[11].

W. Tuttle, “Bridged-T and parallel-T null circuits for measurements ar radio frequencies”, IRE of Proceeding, pp. 23-29, Jan. 1940.

[12].

W. Ryan, W. Fleck, “A constant impedance voltagecontrolled-phase shift network”, Radio and Electronic Engineer, vol. 29, issue 6, Jun. 1965.

[13].

SMV1405, Varactor Diode, Skyworks, Available: http://www.skyworksinc.com

[14].

LM6152, Operational amplifiers, National Semiconductor, Available: http://www.national.com/

[15].

SMD6000, Double Balanced Mixer, Synergy Microwave Corporation, Available: http://www.synergymwave.com/

Author Information

임 평 순

jkiees-28-7-540-i1

  • 2015년 2월: 충남대학교 전자전파정보통신공학과 (공학사)

  • 2017년 2월: 충남대학교 전자전파정보통신공학과 (공학석사)

  • [주 관심분야] 초고주파 능동회로

이 동 현

jkiees-28-7-540-i2

  • 2013년 2월: 충남대학교 전자전파정보통신공학과 (공학사)

  • 2015년 2월: 충남대학교 전자전파정보통신공학과 (공학석사)

  • 2015년 3월~현재: 충남대학교 전자전파정보통신공학과 박사과정

  • [주 관심분야] 초고주파 능동회로

염 경 환

jkiees-28-7-540-i3

  • 1976년~1980년: 서울대학교 전자공학과 (공학사)

  • 1980년~1982년: 한국과학기술원 전기 및 전자과 (공학석사)

  • 1982년~1988년: 한국과학기술원 전기 및 전자과 (공학박사)

  • 1988년 3월: 금성전기(주) 소재부품 연구소 선임연구원 (MIC팀 팀장)

  • 1990년 3월: 금성전기(주) 소재부품연구소 책임연구원

  • 1991년 5월: 금성정밀(주) 기술연구소 연구1실 책임연구원

  • 1991년 8월: (주)LTI

  • 1995년 10월~현재: 충남대학교 전파공학과 교수

  • [주 관심분야] 초고주파 능동회로 및 시스템, MMIC 설계