Ⅰ. 서 론
위성통신, 기상 레이다 시스템 등에 사용되는 Ku-대역은 12~18 GHz의 주파수 범위를 가진다. Ku-대역의 주파수는 상대적으로 짧은 파장을 가지기 때문에 고해상도 데이터 전송과 빠른 전송 속도를 제공한다. 마이크로스트립 전송선로는 평면 구조로 마이크로웨이브 영역에서 다양하게 활용될 수 있지만, 유전체로 인한 손실과 전도 손실을 감수해야 한다[1]. 반면에 도파관은 내부가 유전체 대신 공기로 채워져 있어 유전체 손실이 없고, 전도 손실 또한 낮다. 따라서 Ku-대역 이상에서 사용하는 모듈 부품들은 도파관 형태로 많이 제작된다. 마이크로파 단일 집적회로(MMIC, monolithic microwave integrated circuit)를 이용하는 회로는 마이크로스트립 전송선로와 같은 평면 구조의 전송선로를 사용해서 구현되므로 도파관으로의 신호 전송을 위해서는 마이크로스트립-도파관 천이구조가 필요하다[2].
도파관과 마이크로스트립 전송선로 사이에서는 구조적 차이가 크기 때문에 둘을 직접 연결하는 경우 임피던스 불일치 및 전파의 전송 모드 차이로 인한 손실이 발생할 수 있다. 이를 해결하기 위해 천이구조를 사용해서 마이크로스트립 전송선로와 도파관 사이의 임피던스 정합을 최적화하고 전파의 모드 변환을 효율적으로 수행하여 반사를 최소화하고 전송효율을 높일 필요가 있다.
마이크로스트립-도파관 천이구조는 크게 E-평면 프로브(E-plane probe)를 이용하는 방법, 릿지(ridge) 구조의 도파관을 이용하는 방법, 안티포달 핀라인(antipodal finline)을 이용하는 방법으로 구분할 수 있다.
그림 1과 같이 E-평면 프로브는 도파관 내부에 마이크로스트립 전송선로가 연장되는 형태로 설계한다. 따라서 설계가 비교적 단순하고, 소형화에 적합하다[3],[4]. 그러나 E-평면 프로브 구조는 도파관에 삽입된 선로의 정확한 길이 조절과 제작 정밀도가 요구되며, 사용되는 기판의 재질이 단단하여야 한다.
그림 2와 같은 릿지 도파관 구조의 천이구조는 릿지 폭을 일정하게 하면서 릿지 높이를 순차적으로 높임으로써 도파관의 임피던스를 낮추는 구조이다[5]. 릿지 도파관을 이용한 천이구조는 넓은 대역폭과 높은 주파수에서 사용할 수 있으며, 다단 구조로 인해 임피던스 정합이 효과적이며 반사손실이 낮다. 그러나 천이과정에 소요되는 길이로 인해 천이구조의 소형화가 어려우며 내부 구조가 복잡하여 정교한 작업이 요구된다.
그림 3과 같이 안티포달 핀라인을 이용하는 방법은 도파관 내부에 서로 다른 형태의 핀(fin)을 마이크로스트립 선로와 접지면에 구현하여 TE10 모드의 전계가 도체를 따라 마이크로스트립 전송선로 전계로 순차적으로 변화하게 하는 형태이다. 안티포달 핀라인 구조는 낮은 삽입손실과 우수한 반사손실을 가지지만, 전면과 후면에 정교한 패턴 형상을 요구하고 천이구조 특성상 소형화에 적합하지 않다[6],[7].
MMIC와 도파관을 연결하는 천이구조에서 소형화가 요구되는 경우 MMIC의 마이크로스트립 전송구조를 고려할 때 선로 접속이 간단한 E-평면 프로브가 주로 사용된다. 본 논문에서는 광대역 정합 성능이 다소 부족한 일반적인 E-평면 프로브 구조에 기생 패치를 추가하여 천이구조의 S11 및 S21 성능을 개선하고자 하였다.
Ⅱ. 기생 패치를 활용한 Ku-대역 E-평면 천이구조 설계
본 논문의 천이구조는 마이크로스트립 전송선로의 quasi-TEM 모드를 도파관에서의 TE10 모드로 전환하기 위해 설계되었다. 그림 4는 마이크로스트립 전송선로에서 도파관으로의 모드 전환 과정을 나타낸다. 마이크로스트립 전송선로에서는 quasi-TEM 모드가 발생하며, 상단의 신호선과 하단의 접지면에 수직 방향으로 전기장이 주로 분포한다. 또한 전기장은 유전체 내부를 통해 전송되고 선로의 양 끝에서는 공기 중으로 전파되는 프린징 전계(fringing field)가 발생한다.
마이크로스트립 전송선로 구조의 E-평면 프로브는 전기장의 정상파가 최대로 형성되는 도파관 후면 단락 지점(backshort)에서 1/4 관내파장 떨어진 지점에 배치해 전기장 결합을 최대로 하는 것이 모드 전환 효율과 대역폭 확보 측면에서 좋다[8]~[11]. 해당 위치는 전기장의 변화가 가장 적은 지점으로 프로브의 위치가 약간 변동되더라도 커플링 효율에 큰 영향을 미치지 않게 한다. 또한 프로브는 도파관 내부로 전기장을 유도하며, 기생 패치는 프로브 끝단과 도파관 벽면(broad wall) 사이에 커플링을 형성해 벽면 방향으로 전계를 변환시킨다. 이 과정으로 인해 도파관 내에서 주로 수평 방향으로 전파되는 TE10 모드를 형성되게 된다.
Ku-대역 E-평면 마이크로스트립-도파관 천이구조는 그림 5와 같이 설정하였으며, 기생 패치, 프로브, 피드라인, 개구부, 마이크로스트립 전송선로로 구성되어 있다. 개구부의 높이는 전파의 누설이 없는 최대 크기인 0.86 mm로 설계되었다. 천이구조를 위한 기판으로는 손실 탄젠트(tanδ)가 10 GHz에서 0.0027, 상대 유전율(εr)이 3.35를 가진 10 mil 두께의 Rogers 4003C를 사용하였다[12]. 프로브는 도파관의 가로 길이(a=7.9 mm)의 50 % 이내에 위치하여 전기장 결합 효율을 최대화하였고, 피드라인의 길이는 도파관 가로 길이의 30 % 지점을 기준으로 설정되었다. 또한 프로브와 기생 패치의 비율은 1:1에서 시작하여 조정하였으며, 프로브와 기생 패치의 길이 및 너비는 도파관 가로 길이의 10 %와 20 % 지점에 맞춰 조절되었다. 이러한 설계 파라미터는 3차원 전자파 시뮬레이션을 통해 최적화되었으며 설계 목표는 표 1과 같다.
| Parameters | Specifications |
|---|---|
| Frequency (GHz) | 12~18 |
| S11 (dB) | ≤ −20 |
| S21 (dB) | ≥ −0.4 |
전체적인 천이구조의 설계는 전파의 기본모드가 아닌 높은 차수 모드나 비전파 모드의 생성을 억제하기 위해 최대가용이득(MAG, maximum available gain)을 최대로 하고, 부정합에 의한 손실과 광대역 정합 과정에서 비롯되는 추가 선로 손실을 최소로 하기 위해 소자의 입출력 주파수 응답 특성을 관찰하면서 진행되었다.
그림 6에서 피드라인의 길이는 'l'로 표현되며 'l'의 값이 변함에 따라 도파관 내벽과 기생 패치의 거리인 'd'가 길어지거나 짧아진다. 따라서 피드라인의 길이가 변함에 따라 기생 패치는 도파관의 내벽에 가까워지거나 멀어지는 형태가 된다.
본 논문에서는 도파관의 가로 길이(a=7.9 mm)의 28 %에 해당하는 d=2.2 mm를 기준으로 ±0.4 mm의 변동을 주어 특성 변화를 관찰하였다. 피드라인의 길이가 증가함에 따라 스미스 차트(Smith chart) 상에서 임피던스 궤적이 회전하는 것을 알 수 있다. 최대가용이득과 스미스 차트에서의 임피던스 궤적 변화를 확인한 결과 피드라인의 길이 변화는 전파 모드의 전환 효율에는 큰 영향을 미치지 않으며 임피던스를 높은 임피던스 영역으로 이동시킴을 알 수 있었다.
그림 7에서 기생 패치의 길이를 ‘l1’, 프로브의 길이를 ‘l2’로 정의하였다. 프로브 길이 ‘l2’를 기준으로 하여 기생 패치의 길이 ‘l1’의 비율을 조정하여 임피던스의 궤적 변화를 관찰했다. 비율이 1:1에서 시작하여 1.5:1, 2:1로 증가할 때 임피던스의 실수 성분이 증가하였고, 이는 마치 피드라인이 길어지는 효과와 유사함을 확인할 수 있다.
그림 8은 기생 패치와 프로브의 길이 변화에 따른 특성을 보여주고 있다. 프로브와 기생 패치 길이에 따른 변화를 관찰하기 위해 도파관의 가로 길이(a=7.9 mm)의 15 %에 해당하는 1.185 mm의 크기를 기준으로 ±0.395 mm를 변경한 경우를 시뮬레이션하였으며 ‘l1’과 ‘l2’의 비율은 1:1이다. 프로브와 기생 패치의 길이가 증가함에 따라 임피던스의 궤적이 피드라인의 길이 변화와 유사하게 높은 임피던스 영역으로 이동함을 알 수 있다.
E-평면 프로브와 기생 패치의 여러 구조 변수에 대해 다양한 3차원 전자파 시뮬레이션을 수행하였고, 일부 주요 파라미터에 대한 경향성을 2-1과 2-2에 제시하였다. 그림 9는 프로브에서 마이크로스트립 전송선로에 이르기까지의 정합 과정을 스미스 차트 상에 궤적으로 나타낸 것이다. ①단계에서는 프로브와 기생 패치의 비율, 너비, 길이 등을 조정하여 리액턴스를 최소로 하는 지점을 설정하였다. ②단계에서는 피드라인을 통해 임피던스를 회전시켜 이동한 궤적을 나타낸다. 이어지는 ③과 ④단계에서는 허수 성분을 점진적으로 줄여 스미스 차트의 원점(기준 임피던스)에 가까워지도록 조정하였다. ⑤단계에서 임피던스는 원점 근처에 위치하게 되어 S11이 최소화되고, S21이 최적인 정합 상태가 된다.
그림 10은 설계된 정합 회로를 적용한 후의 S-파라미터 시뮬레이션 결과이다. 기판의 유전율 특성으로 인해 기판 삽입의 최적 위치는 후면 backshort에서 0.18 관내파장 지점으로 확인되었다. 시뮬레이션 결과는 중심주파수 15 GHz에서 S21은 −0.27 dB, S11은 −27.2 dB의 특성을 나타내며, 12~18 GHz에서 −18 dB 이하의 S11과 −0.4 dB 이상의 S21 특성을 보이고 있다.
그림 11은 최종적으로 사용된 설계 파라미터를 나타내며 구체적인 값은 표 2에 제시되어 있다. 천이구조를 시험 평가하기 위해서는 입출력이 도파관으로 구성된 모듈이 필요하다. 해당 모듈을 구현하기 위해 일반적으로 사용되는 방식은 천이구조 2개를 back-to-back 형태로 결합한 모듈을 제작하여 평가하는 것이다. back-to-back 구조의 모듈은 천이구조 사이의 마이크로스트립 전송선로 길이를 달리하여 제작함으로써 삽입된 마이크로스트립 전송선로의 손실을 디임베딩(de-embedding)하고 천이구조만의 손실을 추출할 수 있게 한다. 그림 12는 천이구조 2개가 back-to-back 형태로 결합된 PCB(printed circuit board) 도면을 보여준다. 단일 천이구조만의 손실 측정은 그림에서 제시된 기준면을 사용하여 이루어졌다.
| Parameters | Value (mm) | Parameters | Value (mm) |
|---|---|---|---|
| ωa | 15.80 | l 1 | 1.18 |
| ωb | 7.90 | l 2 | 1.18 |
| ω 1 | 1.58 | l 3 | 2.20 |
| ω 2 | 0.67 | l 4 | 3.00 |
| ω 3 | 0.31 | l 5 | 3.00 |
| ω 4 | 0.47 | S 1 | 0.40 |
| ωm | 0.67 |
Ⅲ. 기생 패치를 활용한 E-평면 마이크로스트립-도파관 천이구조 측정
그림 13은 제작된 Ku-대역 back-to-back 마이크로스트립-도파관 천이구조이다. 천이구조의 성능은 S21과 S11으로 나타내며 Agilent사의 N5230A 네트워크 분석기를 활용하여 측정하였다.
그림 14는 back-to-back 마이크로스트립-도파관 천이구조의 S21 및 S11의 시뮬레이션과 측정 결과를 비교하고 있다. S11은 12~18 GHz 범위에서 −15 dB 이하의 우수한 특성을 보여준다. −15 dB 이하의 S11을 가지는 주파수 영역을 기준으로 대역폭은 6 GHz이며, S21은 −1.2±0.2 dB 특성을 보인다. 시뮬레이션 결과와 유사한 S11 결과를 보였으나, S21은 약 0.4 dB 감소한 결과를 보였다.
26 mm의 마이크로스트립 연결 전송선로를 포함한 back-to-back 마이크로스트립-도파관 천이구조의 시뮬레이션과 측정 결과에서 나타난 약 0.4 dB의 S21 차이는 주로 시뮬레이션에 사용한 손실 탄젠트(tanδ)의 오류에 의한 것이다[13]. Rogers RO4003C의 손실 탄젠트는 10 GHz에서 0.027로 데이터시트에 기재되어 있으며[12], 주파수에 따라 비례적으로 증가하는 것을 감안하면 중심주파수인 15 GHz에서는 약 0.004로 예측된다. 천이구조를 연결하는 마이크로스트립 전송선로의 다양한 길이에 따른 back-to-back 모듈의 측정 결과로부터 마이크로스트립의 선로 손실은 0.027 dB/mm로 확인되었다.
예측된 손실 탄젠트 값과 측정된 전송선로의 단위 길이당 손실을 활용하여 디임베딩을 작업을 수행하였고, 그로부터 추출된 단일 천이구조의 측정 결과를 시뮬레이션 결과와 비교하여 그림 15에 나타내었다. 그림에 나타난 바와 같이 마이크로스트립-도파관 단일 천이구조의 S21의 측정 결과는 Ku-대역에서 시뮬레이션한 결과와 약 0.1 dB 이내의 차이를 보이며 일치하고 있다. 손실 탄젠트가 고려된 시뮬레이션 결과가 측정 결과와 약 0.1 dB의 천이구조 손실 차이를 보이는 것은 도파관 도금에 사용된 낮은 전도율의 크로메이트 전도 손실과 지그 가공 오차에 의한 것으로 판단된다.
E-평면 프로브만을 사용하는 일반적인 E-평면 천이구조와 기생 패치를 활용한 구조를 비교하기 위해 동일한 과정을 거쳐 E-평면 프로브만을 사용하는 천이구조를 설계, 제작하고 기생 패치 구조의 결과와 비교하였다. 일반적인 E-평면 천이구조는 12~16.5 GHz에서 천이구조 1개당 삽입 손실이 기생 패치 구조의 천이구조보다 0.1 dB 정도 큰 값이 측정되었으며, 16.5~18 GHz 구간은 기생 패치 구조의 결과와 유사한 삽입 손실 특성을 보였다. 0.1 dB의 S21 차이는 개구부에서 진행된 다중선로 정합 회로를 사용하여 반사손실 특성에 큰 차이를 보이지 않게 하였으므로 전파의 모드 전환 효율에 의한 손실 차이만 보여주는 것이라 볼 수 있다.
제작된 Ku-대역 마이크로스트립-도파관 천이구조와 기존 사례들을 비교한 결과를 표 3으로 정리하였다. Ku-대역에서 PCB 기판을 사용한 E-평면 천이구조의 연구 사례가 많지 않아 동축선로-도파관 어댑터도 함께 성능 비교를 진행하였다. 도파관-동축선로 천이구조를 사용하여 MMIC를 연결하고자 하는 경우 동축선로-마이크로스트립 천이구조가 추가로 필요하여 천이구조의 손실 측면에서 불리하고 효용성이 떨어진다. 표에 나타난 바와 같이 제작된 Ku-대역 마이크로스트립-도파관 천이구조는 기존에 발표된 성능과 비교하여 상대적으로 저가의 기판을 사용하였음에도 손실 특성이 아주 우수함을 확인할 수 있다.
| Parameters | This Work | Ref. [14] | Ref. [15] |
|---|---|---|---|
| Frequency (GHz) | 12~18 | 12~17 | 12.4~18 |
| S11 (dB) | ≤ −15 | ≤ −15 | ≤ −17 |
| S21 (dB) | ≥ −0.3 | ≥ −0.5 | ≥ −0.5 |
| Substrate | RO4003C | RT5880 | air |
| εr | 3.35 | 2.2 | 1 |
| tanδ (10 GHz) | 0.0027 | 0.0009 | 0 |
| Thickness (mil) | 12 | 10 | − |
| BW (GHz) @ S11≤−15 dB | 6 | 6 | 5.6 |
| Transtion Type | MS-WG | MS-WG | Coax-WG |
Ⅳ. 결 론
본 논문에서는 Ku-대역에서 기생 패치를 활용한 E-평면 마이크로스트립-도파관 천이구조를 제안하고, 그 특성을 제공하였다. 천이구조는 최종 시뮬레이션 결과를 바탕으로 제작을 진행하였으며, 측정 결과를 통해 설계 성능을 비교 및 분석하였다. 기생 패치를 활용한 E-평면 마이크로스트립-도파관 천이구조는 back-to-back 형태로 제작되었고, Ku-대역(12~18 GHz)에서 단일 천이구조의 S21이 −0.3 dB 이상, S11은 −15 dB 이하로 측정되었다. 특히 기생 패치의 추가가 S21의 전송 손실 측면에서 유리함을 확인하였고 Ku-대역의 다양한 응용 분야에 유용하게 활용될 수 있을 것으로 기대되었다.
