고조파 억제 단측파대 특성을 가진 CMOS 믹서

I. 서 론

주파수분할 (FD, frequency division) MIMO FMCW 레이다는 수신기의 캐리어 주파수를 f_c 라고 할 때, 일정 오프셋주파수 $f_{b_i}$ 의 간격으로 다수의 캐리어 $f_c+f_{b_i}$ 를 생성해 송출할 필요가 있다^[1]. 이 $f_c+f_{b_i}$ 를 DDS나 PLL을 사용하여 독립적으로 생성하면, 하드웨어 비용이 증가하므로 f_c를 $f_{b_i}$ 주파수로 변조하는 방식이 효율적이다. 믹서를 이용해 단순 변조하면 $f_c+f_{b_i}$ 의 상측대역(USB, upper side band)과 하측대역$f_c-f_{b_i}$ (LSB, lower side band) 신호가 동시에 출력되기 때문에 단일 캐리어 생성을 위해서는 단측파대(SSB) 믹서를 사용해야 한다. SSB 믹서는 두 개의 정현파 신호의 I, Q 성분을 다음 식과 같이 믹싱하고 더하거나 빼서 두 주파수의 합, 차 성분 중 하나를 출력하는 회로이다. 따라서, SSB 믹서를 구현하기 위해서는 두 주파수의 I, Q 성분과 2개의 믹서가 필요하다.

그런데, SSB 믹서를 사용해도 $f_{b_i}$ 신호를 믹서의 스위칭 신호로 입력하는 경우에는 고조파 성분 $m{f}_{b_i}$ 가 매우 높은 차수까지 형성되고 이 성분은 $f_c\pm f_{b_i}$ 에 근접해 있어 필터로 제거하기가 어렵다. f_c 를 믹서의 스위칭 신호로 사용하고, $f_{b_i}$ 신호를 상변환하는 경우에는 고조파 신호를 억제하기 위해서 $f_{b_i}$ 를 매우 깨끗한 정현파 신호로 공급해야 한다. 그러나, 시스템 클락을 분주하여 $f_{b_i}$ 호를 만드는 경우 완전한 정현파를 만들기 위해서는 고성능 DAC이 필요하기 때문에 회로의 복잡도와 전력 소모가 증가하게 된다.

본 논문은 $f_{b_i}$ 신호를 SSB 믹서의 스위칭 신호로 사용하면서도 고조파 신호를 억제하는 SSB 믹서를 제안한다. 제안된 회로의 용도는 24체배기를 내장한 레이다 송신기에서 약 12 MHz 간격을 갖는 chirp 파형을 만드는 것이다. 이를 위해 reference 주파수를 4 GHz로 고정하고 4 MHz 펄스를 중심으로 500 KHz 간격으로 LO 신호로 입력한다. 500 KHz를 LO로 바로 입력하면 20차 이상의 고조파도 억제해야 하고, LO 중심주파수가 너무 높으면 기준 클락 신호로부터 다위상 분주가 어려워 4 MHz를 중심으로 LO를 인가하였다. 제안 구조는 HRM을 SSB 믹서의 코어 믹서로 선택하고^[2], 스위칭 파형의 기울기를 조절해 고차 고조파를 효과적으로 억제하는 것을 목표로 한다. 본 논문의 II장에서는 제안하는 SSB 믹서의 구조를 설명하고, III장에서는 측정 결과를, IV장에서는 결론을 제시한다.

II. 고조파 억제 SSB 믹서 설계

그림 1은 제안하는 SSB 믹서의 전체 구조이다. 제안하는 SSB 믹서는 고배율 체배기를 내장한 FMCW 레이다 송신 칩을 구동하는 것을 목적으로 설계되었다.

그림 1. | Fig. 1. 제안하는 단측파대 믹서의 전체 블록도 | Block diagram of the proposed SSB mixer.

Download Original Figure

따라서, 4 GHz 대역의 FMCW 기준 파형 주파수 f_c 와 원하는 오프셋 주파수 $f_{b_i}$ 를 받아 USB $f_c+f_{b_i}$ 와 LSB $f_c-f_{b_i}$ 신호를 출력한다.

그림 1에서 SSB 믹서의 믹서 코어는 그림 2와 같이 트랜스 컨덕턴스의 전류 비율이$1:\sqrt{3}:2:\sqrt{3}:1$ 인 5개의 길버트 셀을 기반으로 만든 액티브 이중 평형 믹서(DBM)로 구성된다. 시뮬레이션 상 전체 회로는 1 V 전원에서 20 mA의 전류를 소비한다. 이러한 고조파 억제 믹서 구조를 활용하여 LO 신호의 3차, 5차, 7차, 9차 고조파들이 혼합되어 발생하는 불요파들을 40 dBc 이상 억제할 수 있다^[3]. HRM은 LO 신호로 $f_{b_i}$ 주파수의 펄스 파형을, reference 신호로 f_c 주파수의 정현파를 받아 동작한다. HRM에서는 위상이 30도씩 차이 나는 LO 신호들이 각 DBM에 인가된다. SSB 믹싱에 필요한 f_c 의 차동 IQ 신호는 차동 RC-CR 다중 위상 필터(PPF, poly phase filter)를 이용해 생성하였다. reference 4 GHz 신호는 single to differential 증폭기와 인버터 버퍼를 사용하여 30 dB 증폭하고, RC-CR 다중 위상 필터PPF(poly phase filter)를 통과하여 SSB 믹서를 구동하기 위한 I, Q 신호로 변환된다^[4]. I, Q 신호는 진폭 불일치가 0.82 dB이고, 위상 불일치가 2.7°이며 PPF의 총 손실은 15 dB이다. 12 위상 LO 신호 발생기는 존슨 카운터 구조 기반 주파수 12 분주기와 1차 RC 저역 통과 필터로 이루어져 있다. 따라서, 입력 신호로 LO 신호의 12배의 주파수인 펄스가 입력되며, 출력 신호들로 주파수가 LO 신호와 같고 30도씩 위상차가 있는 12개의 지수 파형이 생성되어 HRM를 구성하는 DBM 셀을 구동한다.

그림 2. | Fig. 2. 고조파 억제 믹서의 구조 | Architecture of the harmonic rejection mixer.

Download Original Figure

그림 3은 사각파인 LO 신호를 펄스 셰이핑하는 과정을 묘사한다. RC 저역 통과 필터의 차단 주파수는 LO 신호 주파수의 3차 고조파인 12 MHz에 인접하도록 저항은 9.5 kΩ, 커패시턴스는 1.3 pF의 값을 사용하였다. 사각파가 RC 저역통과 필터를 통과하면 스위칭을 결정하는 5차 이하의 고조파들은 유지되고 9차, 11차 이상 고조파들은 크게 감쇄되는 효과가 있다^[5]. 이를 통해 5단 HRM이 억제하기 힘든 LO 신호의 11차 이상의 불요파를 40 dBc 이하로 추가적으로 억제하였다. 참고문헌 [3]에 따르면 HRM은 구성하는 믹서의 개수가 많아질수록 더 높은 차수의 고조파를 감쇄할 수 있지만, 구성하는 트랜지스터가 많아지고 LO 신호끼리의 위상 차이도 좁아져 정밀한 보정을 요구하게 된다. 실제로 HRM의 고조파 억제 비(HRR, harmornic rejection ratio)은 LO 신호끼리의 위상 불일치로 인해 단수를 증가해도 30~40 dBc 정도로 제한된다. 제안 회로에는 RC 저역통과 회로를 추가해 HRM을 구성하는 단위 믹서의 개수를 늘리지 않아도 더 많은 차수의 고조파를 억제할 수 있도록 설계하였다. 설계 과정에서 11차 고조파까지 40 dBc 이상으로 감쇄할 목적으로 HRM은 5단으로 정하고 펄스 성형을 수행하였다.

그림 3. | Fig. 3. 펄스 셰이핑을 통한 LO 신호의 고조파 감쇄 | Suppression of LO signal harmonics using pulse shaping.

Download Original Figure

그림 4는 설계된 칩의 레이아웃이며, GSG 패드를 통해 reference 신호를 차동으로 전달하기 위해 4 GHz 신호에 대해 30 dB 이득을 갖는 single to differential 증폭기와 인버터 버퍼를 사용하였고, USB 단측파대 믹서의 출력과 LSB 단측파대 믹서의 출력을 각각 GSG 패드로 전달하기 위해 2단의 differential to single 증폭기와 인버터 버퍼를 사용했다.

그림 4. | Fig. 4. 제안된 단측파대 믹서의 레이아웃 | Chip layout of the proposed SSB mixer.

Download Original Figure

표 1에는 reference 주파수를 0.2 GHz 간격으로 바꿔가며 본 논문에서 제안한 믹서의 시뮬레이션 상 HRR 특성을 정리하였다. HRM을 사용한 효과를 확인하기 위해 4 GHz에서는 믹서 코어로 DBM을 사용한 경우와 비교한 결과도 같이 제시하였다. DBM을 사용한 SSB 믹서는 3차 이상 고조파 성분들을 40 dBc 이상 감쇄하지 못하지만, HRM을 사용하면 감쇄시킬 수 있음을 확인할 수 있다.

III. 측정 결과

그림 5는 설계된 회로의 칩 사진이다. 28 nm CMOS Bulk 공정으로 설계되었으며, 입출력 패드를 포함하여 933.04×620 μm의 면적을 차지한다. 설계된 칩은 온 웨이퍼 프로빙 방식으로 측정되었으며, 출력 파워와 HRR의 측정은 Agilent 사의 N9030A PXA Spectrum Analyzer를 사용하였다. RF 신호로 4 GHz 사인파를 전력 −15 dBm으로 입력하고, 48 MHz 구형파를 분주하여 다중 위상의 4 MHz LO 신호를 생성하였다. 주파수 4 GHz와 LO 주파수 4 MHz를 합성했을 때 LSB 단측파대 믹서의 출력 신호는 3.996 GHz이며, 출력 전력은 −26 dBm이다. 그림 6과 및 표 2에 측정 결과를 제시하였다. 측정한 결과, 시뮬레이션보다 HR3이 더 개선되었음을 확인하였다.

그림 5. | Fig. 5. 제안된 단측파대 믹서의 칩사진 | Chip micro-photograph of the proposed SSB mixer.

Download Original Figure

그림 6. | Fig. 6. 제안 믹서의 LSB 스펙트럼 측정 결과 | LSB measured spectrum of the proposed mixer.

Download Original Figure

HRM에 LO 신호를 펄스 셰이핑하여 인가함으로써, 펄스로 구동한 HRM 믹서 구조에 비해 더 높은 고조파 감쇄 성능을 달성하고, 더 높은 차수의 고조파까지 효과적으로 감쇄할 수 있음을 확인하였다. 단, 고조파 성분은 효과적으로 억제되었지만, USB 신호는 17 dBc 정도만 억제됨이 확인되었다. 이는 통상적인 SSB 믹서에서 나타나는 이미지 억제 비율로 I, Q 부정합, 이득 부정합 등에 기인한다. 향후에는 이를 개선하기 위한 보정 회로를 추가할 계획이다. 제안 SSB 믹서는 실리콘 가용 면적의 제한과 헤드룸 문제로 인덕터 대신 80 Ω 저항 부하를 사용하여 설계하여 전체 이득은 낮은 편이다. 실제 응용 회로에서는 인덕터 부하를 사용하면 이득은 개선될 것으로 기대된다. 제시된 회로는 1.1 V 전원에서 16 mA의 전류를 소모하며, 전력 −15 dBm의 3.99 GHz 신호를 받아 하측대파 3.986 GHz 신호를 −21.41 dBm으로 출력한다.

IV. 결 론

본 논문은 28 nm CMOS Bulk 공정을 이용한 고조파 억제 단측파대 믹서를 제안하였다. 3차에서 11차까지 고조파 신호에 대해 40 dBc 이상 HRR이 확보됨을 확인하였으며, 제안 회로는 FD-MIMO를 위한 다중 오프셋 캐리어 생성에 사용할 수 있다.