중화 기반 피드백과 양성 피드백의 이중 회로가 적용된 W-대역 저잡음 증폭기

I. Introduction

W-대역(75~110 GHz) 저잡음 증폭기는 고속 데이터 통신, 고정밀 레이다 등의 송수신 시스템에서 필수적인 부품이다. 이 대역에서는 소자의 기생 요소와 기판 상호 결합 효과가 두드러지며, 특히 트랜지스터의 게이트-드레인 커패시턴스(C_gd)로 인한 역이득은 증폭기의 이득 저하와 불안정성을 유발한다. 이를 해결하기 위해 중화 기법이 널리 사용되어 왔으며^[1]~[3], C_gd 효과를 상쇄하도록 외부 회로 또는 부성 캐패시터를 도입해 역이득을 줄이는 방법도 시도되었다. 중화 기법의 경우 밀리미터파 대역에서는 기생 요소의 영향이 크기 때문에 정밀한 중화 회로의 설계가 요구된다^[4],[5]. 본 논문에서는 W-대역 저잡음 증폭기 설계에서 중화 피드백 회로와 양성 피드백 회로를 결합하여 향상된 이득과 안정성을 확보하였다.

II. MMIC Design

본 논문에서는 Win semiconductors의 0.1 μm GaAs pHEMT 모델을 사용하여 중화 기법 피드백과 양성 피드백 이중구조의 저잡음 증폭기를 설계하였으며, 2.5차원 모멘텀 전자파 시뮬레이션 모델을 회로 설계에 사용하였다.

그림 1에 0.1 μm GaAs pHEMT 공정에서 제공하는 소자의 94 GHz에서의 최대 가용 이득(MAG, maximum available gain) 및 잡음지수를 동일 바이어스 조건(V_DS=2 V, V_GS=−0.4 V)에서 동작시켜 비교하였다. 소자의 게이트 핑거 수가 많을수록 잡음지수가 낮으며, 이득은 반대로 감소하는 특성을 보였다. 단위 게이트 폭은 클수록 잡음지수는 열화되지만 이득은 커지는 특성을 보였다. 이득 및 잡음지수 특성 변화를 고려하여 4F15(4×15 μm) 트랜지스터를 활용하여 저잡음 증폭기를 설계하였다.

그림 1. | Fig. 1. GaAs pHEMT의 최대가용이득 및 잡음 지수특성 비교 | Comparison of maximum available gain (MAG) and noise figures of GaAs pHEMTs.

Download Original Figure

게이트-드레인 간 기생 커패시턴스를 중화 회로를 통해 보상함으로써 트랜지스터의 이득 증폭 효과를 확보하였고, 중화된 트랜지스터에 별도로 설계된 피드백 회로를 적용하여 전 대역에서 안정한 이득 향상(gain-boosting) 성능을 확보하였다. 그림 2(a)는 게이트-드레인 사이에 트랜스포머를 배치하여 음의 C_gd를 구현함으로써 역이득을 상쇄하는 방식의 중화 기법을 보여준다. 그림 2(b)는 본 논문에서 제시하는 이득 증가 회로이며, 그림 2(a)에 양성 피드백 회로를 추가하여 더 높은 이득을 확보하는 회로이다. 그림 2(b)에서 직렬 LC 회로(L₁-C₁)를 통해 양의 피드백을 구동함과 동시에 직렬 RL 회로(R₁-L₂)와 병렬 캐패시터(C₂)를 통해 안정도를 확보한다.

그림 2. | Fig. 2. 제안된 이중 피드백 구조의 저잡음 증폭기 개념 | Concept of the proposed low-noise amplifier with dual feedback circuits.

Download Original Figure

그림 3에 그림 2의 회로에 대한 W-대역에서의 최대 가용 이득과 안정도 지수를 도시하였다. 그림 3에서 점선은 4×15 μm 트랜지스터만의 MAG 및 안정도 지수 K를 나타내며, 중심주파수 94 GHz에서 MAG는 8.3 dB임을 확인할 수 있다. 실선은 그림 2(a)의 회로에 대한 결과이며, 트랜스포머 역할을 하는 결합 선로를 게이트-드레인 간에 적용하였을 때 MAG는 10.4 dB이다. 또한, 심볼선은 그림 2(b) 회로에 대한 그래프이며, MAG는 12.2 dB를 만족함을 확인할 수 있다. 그림 3의 MAG 및 K를 비교하였을 때 그림 2(a) 회로 만으로도 트랜지스터의 MAG보다 높은 이득을 확보할 수 있지만 안정도를 고려하였을 때 활용할 수 있는 대역이 비교적 협대역이다. 이에 본 논문에서는 양성 피드백 회로를 추가함으로써 더 넓은 대역에서의 안정도와 이득 증가를 확보하였다.

그림 3. | Fig. 3. 그림 2의 회로에 대한 최대 가용 이득 및 안정도 지수 | Maximum available gain and stability factors of the circuits in Fig. 2.

Download Original Figure

그림 4는 그림 2에서 제안된 증폭기 구조에서 양성 피드백이 유효하게 동작함을 입증하기 위한 위상 특성 분석 결과를 나타낸 것이다. 피드백의 양성 여부를 규명하기 위해 위상 관점에서의 분석을 수행하였다. 그래프에서 붉은 곡선은 중화된 트랜지스터의 전달 위상(∠A)을, 파란 곡선은 피드백 경로의 위상(∠β)을 각각 나타낸다. 두 위상을 합성한 결과가 검은 곡선으로 표시되어 있으며, 이는 목표 주파수 대역 전반에 걸쳐 약 0°에 근접한 범위, 구체적으로 0~15°에 분포함을 확인할 수 있다. 이러한 위상 분포는 피드백 회로가 단순한 위상 왜곡이나 무작위적 상호작용을 일으킨 것이 아니라, 양성 피드백의 근본적인 위상 조건(∠A+∠β≈0°)을 만족시켰음을 의미한다.

그림 4. | Fig. 4. 중화 회로와 양성 피드백 회로의 위상 특성 | Phases of neutralization-based feedback and positive feedback circuits.

Download Original Figure

따라서 본 구조에서 관찰된 이득 향상은 단순히 기생 성분의 제거 또는 소신호 특성의 우연적 개선에서 기인한 것이 아니라, 피드백 경로를 통한 위상 정합에 의해 양성 피드백이 형성되었기 때문에 가능하였다고 해석할 수 있다. 다시 말해, 트랜지스터는 중화를 통해 이득 특성이 증가하였으며, 별도로 삽입된 피드백 경로가 위상 합성을 통해 양성 피드백 조건을 충족함으로써 부가적인 gain-boosting 효과를 유도한 것으로 해석된다. 이러한 분석은 제안한 구조가 단순한 보상 회로나 수동적 중화 기술을 넘어, 위상 제어 기반 양성 피드백 증폭기로 동작함을 뒷받침한다.

잡음지수에 미치는 영향을 최소로 하면서 전체적인 회로의 이득을 높일 수 있도록 이득이 증가한 단위 트랜지스터 회로를 저잡음 증폭기 종단에 배치하였다. 그림 5는 본 논문에서 설계한 MMIC 칩 두 종의 회로도를 보여주고 있다. 그림 5(a)는 저잡음 증폭기의 전체 구성을 보여주고 있으며, 앞의 3단까지는 동일한 구성을 가지고 있다. 그림 5(b)는 이득 증가 기법이 적용되지 않은 일반적인 종단 회로를 보여주고, 그림 5(c)는 이중 피드백이 적용된 종단 회로를 보여준다.

그림 5. | Fig. 5. W-대역 저잡음 증폭기 회로도 | Schematic diagram of the W-band low-noise amplifiers.

Download Original Figure

그림 6에 두 회로의 시뮬레이션 결과를 비교하였다. 90~98 GHz에서 이득은 약 3 dB 증가하였으며, 잡음지수는 약간 열화된 상태로 상향 주파수 이동이 나타났다. 두 회로 모두 입력 반사계수는 10 dB 이상, 출력 반사계수는 15 dB 이상을 만족한다.

그림 6. | Fig. 6. W-대역 저잡음 증폭기의 시뮬레이션 결과 | Simulation results of the W-band low-noise amplifiers.

Download Original Figure

제작된 두 증폭기 칩 사진을 그림 7에 도시하였으며, 두 칩(S1, S2) 모두 1×2 mm²으로 동일한 크기를 갖는다. 제작한 두 저잡음 증폭기 MMIC의 측정 결과를 그림 8에 비교하였다. 이중 피드백을 적용한 증폭기(S2)가 적용하지 않은 증폭기(S1)에 비해 약 2 dB 높은 이득을 확보하였으며, 잡음 특성은 약 3 GHz 주파수 상향 이동되었다.

그림 7. | Fig. 7. 제작된 W-대역 저잡음 증폭기 | The fabricated W-band low-noise amplfiiers.

Download Original Figure

그림 8. | Fig. 8. 피드백 적용 여부에 따른 저잡음 증폭기의 이득 및 잡음지수 비교 | Comparison of gain and noise figures of low noise amplifiers with/without feedback circuits.

Download Original Figure

표 1은 제안한 W-대역 저잡음 증폭기 MMIC의 성능을 기존에 발표된 연구들과 비교한 결과를 요약한 것이다. 본 논문의 저잡음 증폭기는 잡음지수(5.6~6.1 dB)가 참고문헌 [2] 및 참고문헌 [6]에서 보고된 최저 잡음지수(4~4.6 dB)에 비해 다소 높으나, 칩 크기와 이득 측면에서 실용성이 높다. 또한, 제안된 증폭기는 19.8~20.2 dB의 높은 이득을 달성하여 참고문헌 [2], [7], [8]의 결과 대비 우수한 특성을 보였으며, 참고문헌 [3] 및 참고문헌 [8]의 고이득 결과와도 단수를 고려하였을 때 동등하거나 우수한 수준임을 확인하였다. 소비 전력은 2 V/36 mA로 참고문헌 [6]과 동일하며, 참고문헌 [2] 및 참고문헌 [3] 대비 다소 높은 편이지만, 4단 구조임을 감안하면 합리적인 수준이다. 따라서 본 연구는 기존 0.1 μm GaAs pHEMT 저잡음 증폭기와 비교하여 잡음지수를 유사하게 유지하면서도 이득 측면에서는 향상된 성능을 확보하였음을 확인하였다. 이는 제안된 양성 피드백 기반 이득 향상 기법이 실제 회로 설계에 효과적으로 적용될 수 있음을 입증한다.

III. Conclusion

본 논문에서는 낮은 가용이득을 가지는 밀리미터파 주파수 영역에서 추가 이득을 확보하는 피드백 회로의 검증을 W-대역에서 동작하는 저잡음 증폭기를 통해 확인하였다. 검증을 위하여 W-대역 4단 저잡음 증폭기를 설계하고 제작한 결과를 제시하였다. 제작된 저잡음 증폭기는 모두 1×2 mm²의 크기를 가지며, 피드백 회로를 마지막 단에 적용함으로써 약 2 dB의 이득을 추가로 확보할 수 있었다. 잡음 특성은 주파수 상향을 제외하고는 큰 변화가 없었다. 따라서 중화 기법의 피드백과 양성 피드백을 복수로 적용한 이득 향상 기법은 밀리미터파와 서브 밀리미터파 대역에서의 이득 저하 문제를 효과적으로 해결할 수 있을 것으로 기대된다.