The Journal of Korean Institute of Electromagnetic Engineering and Science
The Korean Institute of Electromagnetic Engineering and Science
단편논문/SHORT PAPERS

W 대역 CMOS 윌킨슨 전력 분배기

이병찬https://orcid.org/0009-0001-9103-5836, 임정택https://orcid.org/0000-0002-2698-6942, 이재은https://orcid.org/0000-0001-6616-6503, 송재혁https://orcid.org/0000-0003-3736-2753, 손정택https://orcid.org/0000-0003-4794-5813, 김준형https://orcid.org/0000-0002-6873-9034, 백민석https://orcid.org/0000-0002-3651-4498, 박종성https://orcid.org/0009-0007-5828-499X, 이은규https://orcid.org/0000-0002-7533-4975, 김철영https://orcid.org/0000-0002-5532-7399
Byeong-Chan Leehttps://orcid.org/0009-0001-9103-5836, Jeong-Taek Limhttps://orcid.org/0000-0002-2698-6942, Jae-Eun Leehttps://orcid.org/0000-0001-6616-6503, Jae-Hyeok Songhttps://orcid.org/0000-0003-3736-2753, Jeong-Taek Sonhttps://orcid.org/0000-0003-4794-5813, Joon-Hyung Kimhttps://orcid.org/0000-0002-6873-9034, Min-Seok Baekhttps://orcid.org/0000-0002-3651-4498, Jong-Seong Parkhttps://orcid.org/0009-0007-5828-499X, Eun-Gyu Leehttps://orcid.org/0000-0002-7533-4975, Choul-Young Kimhttps://orcid.org/0000-0002-5532-7399
충남대학교 전자공학과
Department of Electronic Engineering, Chungnam National University
Corresponding Author: Choul-Young Kim (e-mail: cykim@cnu.ac.kr)

© Copyright 2023 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Aug 14, 2023; Revised: Aug 27, 2023; Accepted: Sep 19, 2023

Published Online: Sep 30, 2023

요 약

본 논문은 65 nm bulk CMOS 공정을 이용한 W 대역 윌킨슨 전력 분배기의 설계에 관한 내용이다. 기존의 λ/4 전송선로를 집중 소자로 교체하고 격리 네트워크 회로는 CRC 구조를 적용하였다. 또한, 격리도를 높이기 위해 두 출력 선로 사이에 금속 격벽을 설치하였다. 설계된 전력 분배기는 75 GHz~110 GHz 대역에서 최대 1.93 dB의 삽입 손실과 최소 13.3 dB 이상의 격리도를 달성하였고, 반사 손실은 7.2 dB 이상이며, 중심부는 0.2×0.12 mm2의 크기를 가진다.

Abstract

This paper presents the design of W-band Wilkinson power divider using 65 nm bulk CMOS process. In this design, the quarter-wavelength (λ/4) transmission line was replaced with a lumped element, and a CRC structure was applied to the isolation network circuit. In addition, a metal wall was installed between the two output lines to enhance isolation. This power divider had a maximum insertion loss of 1.93 dB and a minimum isolation of 13.3 dB in the 75~110 GHz band. The return loss was more than 7.2 dB, and the size of the core was 0.2×0.12 mm2.

Keywords: Wilkinson Power Divider; CMOS; W-Band; CRC Network

Ⅰ. 서 론

W 대역은 자동차 산업에서 FMCW(frequency modulated continuous wave)레이다에 사용된다. W 대역은 저주파 대역과 비교해 감쇄가 심하고 분진 및 기상 등에 민감하지만 W 대역의 특유의 작은 파장으로 인한 분해능은 자동차에서 작은 물체를 식별하여 사고를 예방시키는 데에 이용된다[1].

상보적 금속산화물 반도체(CMOS) 공정은 저전력, 저비용, 높은 집적도를 제공할 수 있어 현재 CMOS 공정을 기반으로 하는 다양한 RF 채널들이 개발되고 있다[2]. 하지만 높은 집적도로 인해 회로 내에서 전자기파의 파장을 고려한 전송선로 삽입이 어려우며 이에 따라 기존의 ´/4 전송선로를 인덕터와 커패시터로 이루어진 등가회로로 대체할 필요성이 있다. 본 논문에서는 W 대역에서 집중 소자를 이용하여 작은 크기와 넓은 주파수 대역 특성의 CMOS 공정 전력 분배기를 설계하였다.

Ⅱ. 전력분배기 설계

그림 1(a)는 집중 소자로 이루어진 기존의 윌킨슨 전력 분배기이며 그림 1(b)는 인덕터가 기존 분배기보다 더 적은 인덕턴스를 요구하여 더 작은 칩의 크기, 더 적은 삽입 손실을 달성할 수 있는 변형 회로이다[3]. 그림 1(b)의 회로에서 소자들이 갖는 값은 식 (1)~식 (4)와 같다.

L p = Z o u t w 0 2 Z i n Z o u t Z o u t
(1)
C p 1 = 1 2 z i n w 0 2 Z i n Z o u t Z o u t
(2)
C p 2 = 2 Z i n Z o u t w 0 2 Z i n Z o u t 2 Z i n Z o u t Z o u t
(3)
R = Z o u t 2 Z i n Z o u t 2 Z i n
(4)
jkiees-34-9-700-g1
그림 1. | Fig. 1. 윌킨슨 전력 분배기의 회로도 | Schematic of Wilkinson power divider
Download Original Figure

중심 주파수 90 GHz, 임피던스 50 Ω을 기준으로 각 소자들이 갖는 값은 식 (5)식 (6)과 같다.

L p = 88.4  pH C p 1 = 17.6  fF
(5)
C p 2 = 70.7 fF R = 25   Ω
(6)

기생 소자에 의해 발생하는 영향을 관찰하기 위한 EM (electromagnetic) 시뮬레이션을 반영하였을 때 변화한 격리도, 반사손실의 극점을 다시 원위치시키기 위해 소자값을 조정하였고 그 값은 그림 2에 제시된 것과 같다. W 대역에서 요구되는 인덕터의 인덕턴스는 다른 대역에 비해 작다. 작은 인덕턴스를 갖고 손실이 적은 적당한 크기의 인덕터를 구현하기 위해 입력부, 출력부 금속선로와 동일한 두께인 6 μm의 M9 금속선로를 1회 회전시켜 인덕터를 구현하였다. 분배기의 대칭성을 위해 회로는 대칭적으로 제작되었으며 격리도를 향상시키기 위해 회로의 중앙에 격리용 금속 격벽을 설치하였다.

jkiees-34-9-700-g2
그림 2. | Fig. 2. 설계한 윌킨슨 전력 분배기의 회로도 | Schematic of Wilkinson power divider.
Download Original Figure

그림 3은 실제 칩의 사진이다. 그림 3(a)는 삽입손실 측정을 위한 칩으로, 출력부 하나를 50옴 정합시킨 다음, 삽입손실을 측정하였다. 그림 3(b)는 격리도 측정을 위한 칩으로, 입력부를 50옴 정합시킨 다음, 출력부를 이용해 격리도를 측정하였다. 그림 4그림 5는 시뮬레이션과 실제 측정한 칩의 성능을 나타낸 그래프이다. 설계한 전력 분배기는 75~110 GHz 대역에서 최대 1.93 dB의 삽입 손실, 최소 13.3 dB의 격리도를 달성하였고 반사손실은 최소 7.2 dB 이상이다. 입력반사손실(S11)의 측정결과는 시뮬레이션 결과와 상이한 모습을 보이는데, 이는 입력부의 PDK(process design kit) 커패시터 모델링이 해당 대역에서 되어있지 않아 실제 제작된 입력부 병렬 커패시터의 값이 달라진 것으로 보인다. 중심부의 크기는 0.2×0.12 mm2이다. 표 1은 기존 연구와 설계한 W 대역 윌킨슨 전력 분배기의 성능을 비교한 표이다.

jkiees-34-9-700-g3
그림 3. | Fig. 3. 윌킨슨 전력 분배기 칩 | Wilkinson power divider chip.
Download Original Figure
jkiees-34-9-700-g4
그림 4. | Fig. 4. 반사 손실의 시뮬레이션 및 측정결과 | Simulated and measured of return loss.
Download Original Figure
jkiees-34-9-700-g5
그림 5. | Fig. 5. 격리도(S23), 삽입 손실(S21)의 시뮬레이션 및 측정결과 | Simulated and measured of isolation (S23), insertion loss (S21).
Download Original Figure
표 1. | Table 1. 윌킨슨 전력 분배기 성능 비교 | Comparison with other power dividers.
Ref. This work [4] [5] [6]
Tech. 65-nm CMOS 65-nm CMOS Silicon-based IPD 0.18-μm CMOS
Frequency [GHz] 75~110 57~67 70~110 DC~67
Isolation [dB] >13.3 >14 >14 >15
Insertion loss [dB] <1.93 0.3~0.7 <-1 <1
Return loss [S11]/[S22] [dB] >7.2/>16.7 >20/>15 >12/>12 >15
Core area [mm2] 0.024 0.012 0.417 0.0524
Download Excel Table

Ⅳ. 결 론

본 논문에서는 65-nm CMOS 공정을 이용하여 W 대역 2방향 윌킨슨 전력 분배기를 설계하였다. 적절한 구조 선택으로 광대역 특성을 달성하였으며 간결한 회로 설계로 작은 크기를 달성하였다.

Acknowledgements

본 과제(결과물)는 2023년도 교육부의 재원으로 한국연구재단의 지원을 받아 수행된 지자체-대학 협력기반 지역혁신 사업의 결과입니다 (2021RIS-004).

References

[1].

J. H. Song, H. W. Choi, J. T. Lim, J. E. Lee, J. T. Son, and J. H. Kim, et al., “Design of W-band low-noise amplifier for radar,” Journal of Korean Institute of Electromagnetic Engineering and Science, vol. 34, no. 1, pp. 65-68, Jan. 2023.

[2].

M. S. Baek, J. T. Lim, J. E. Lee, J. H. Song, J. T. Son, and J. H. Kim, et al., “Design of K-band CMOS low noise amplifier for satellite communication,” Journal of Korean Institute of Electromagnetic Engineering and Science, vol. 33, no. 11, pp. 893-896, Nov. 2022.

[3].

H. M. Oh, E. G. Lee, J. T. Lim, J. E. Lee, C. W. Byeon, and J. Son, et al., “A low insertion loss, wideband and compact Wilkinson power divider/combiner with lumped components in 65 nm CMOS,” Microwave and Optical Technology Letters, vol. 59, no. 1, pp. 128-131, Jan. 2017.

[4].

C. W. Byeonand, C. S. Park, “Low-loss compact millimeter-wave power divider/combiner for phased array systems,” IEEE Microwave and Wireless Components Letters, vol. 29, no. 5, pp. 312-314, May 2019.

[5].

C. Y. Hsiao, C. T. M. Wu, and C. N. Kuo, “A W-band 1-dB insertion loss Wilkinson power divider using silicon-based integrated passive device,” IEEE Microwave and Wireless Components Letters, vol. 31, no. 6, pp. 654-657, Jun. 2021.

[6].

A. S. A. El-Hameed, A. Barakat, A. B. Abdel-Rahman, A. Allam, and R. K. Pokharel, “Design of low-loss coplanar transmission lines using distributed loading for millimeter-wave power divider/combiner applications in 0.18-μm CMOS technology,” IEEE Transactions on Microwave Theory and Techniques, vol. 66, no. 12, pp. 5221-5229, Dec. 2018.