

65-nm CMOS 기반 단일 빔 위상 배열을 위한 광대역 4-채널 트랜시버 IC

A Broadband Four-Element Transceiver IC for Single-Beam Phased Arrays in 65-nm CMOS

김재진 · 김현아 · 최재형 · 이상훈 · 정하연* · 조재현* · 유성현* · 안세환*

Jae-jin Kim · Hyun-a Kim · Jae-hyung Choi · Sang-hun Lee ·
Ha-yeon Jeong* · Jae-heon Cho* · Seong-hyun Ryu* · Se-hwan An*

요약

본 논문은 단일 칩에 4개의 송수신 경로를 집적하고, 3D EM 해석 기반의 직선형 접지 본딩 구조로 QFN 패키징 내부의 전자기적 커플링 문제를 해결한 레이더 및 위성 통신용 X/Ku 대역(8~16 GHz) 65-nm CMOS 4-채널 빔포머 트랜시버 IC를 제안한다. 측정 결과, 2.8125° 해상도의 360° 위상 제어 및 0.18 dB 해상도의 35 dB 이득 제어를 통해 대역 내 RMS 위상 오차 1.78°, RMS 이득 오차 0.23 dB의 초정밀 제어 성능을 달성하였다.

Abstract

This paper presents an X/Ku-band (8~16 GHz) four-channel beamformer transceiver IC in 65-nm CMOS for radar and satellite communications, which integrates four transmit/receive paths on a single chip and resolves electromagnetic (EM) coupling issues within the QFN packaging using a straight ground bonding structure based on 3D EM analysis. The measurement results demonstrated ultra-precise control performance with an in-band RMS phase error of 1.78° and an RMS gain error of 0.23 dB, enabled by 360° phase control with a 2.8125° resolution and 35 dB gain control with a 0.18 dB resolution.

Key words: Phase Array System, Beamformer, CMOS, MMIC, X-Band, Ku-Band

I. 서론

최근 레이더 및 위성 통신 분야에서는 X/Ku 대역(8-16 GHz)을 모두 지원하는 광대역 빔포머 IC의 수요가 급증하고 있다. 기존 연구들은 고주파 기생 성분을 줄이기 위해 주로 고비용의 플립칩(flip-chip) 패키징을 사용했다^{[1]-[5]}. 반면, 저렴하고 내구성이 뛰어난 QFN 패키징은 본

딩 와이어의 기생 성분과 채널 간 전자기적 간섭으로 인해 광대역 특성 확보가 까다롭다.

이에 본 논문에서는 65-nm CMOS 공정 기반의 고집적 4-채널 광대역 빔포머 송수신기 IC 설계 및 패키징 최적화 연구를 제시한다. Full-wave EM 시뮬레이션으로 QFN 패키지 내부의 간섭 원인을 규명하고, RF 접지 본딩 구조를 최적화해 8~16 GHz 전 대역에서 안정적인 동작을 구

(주)웨이브피아(Wavepia Co., Ltd)

*LIG 디펜스&에어로스페이스(LIG Defense&Aerospace)

· Manuscript received May 22, 2026 ; Revised June 11, 2026 ; Accepted August 6, 2026. (ID No. 20260522-048)

· Corresponding Author: Sang-hun Lee (e-mail: platune@wavepia.com)

현하였으며, 그에 따른 상세한 측정 결과를 명시한다.

II. 빔포머 시스템 및 회로 설계

2.1 시스템 아키텍처 다채널 집적화

칩은 그림 1와 같이 단일 칩에 송수신 각각 4개, 총 8개의 RF 채널을 집적하고 있으며, 각 채널은 양방향 통신을 위한 T/R 스위치, 360° 위상 제어가 가능한 AVM (active vector modulator) 기반의 위상 천이기, 최대 35 dB 범위의 가변 이득 증폭기(VGA), 그리고 저잡음 증폭기(LNA)와 전력 증폭기(PA)로 구성된다. 삽입 손실과 격리도 간의 트레이드 오프 관계가 최적화된 SPDT 스위치^[6]로 송수신 모드를 전환한다. 4개의 채널을 단일 RF 입출력(RFIO) 포트에 통합하기 위해 집적된 광대역 4:1 윌킨슨 전력 분배기/결합기는 브릿지-T 코일(bridged-T coil) 기법을 적용하여, 8~16 GHz의 광대역 특성과 칩 소형화를 동시에 달성하였다^[7]. 그리고 고주파 대역에서 선로 손실을 줄이는 slow-wave 기술을 참고하였다^[8]. 모든 채널의 제어 및 바이어스는 공유된 SPI를 통해 디지털로 설정된다. 각 경로의 성능은 그림 2와 같다.

2.2 광대역 LNA 및 PA 설계

수신부의 저잡음 증폭기(LNA)와 송신부의 전력 증폭기(PA)는 광대역 특성과 높은 출력 스윙, 신뢰성 확보를 위해 각각 RC 피드백이 적용된 차동 캐스코드와 body-contacted 캐스코드 구조를 채택하였다. 두 증폭기 모두 단일 중단-차동 신호 간의 변환 및 광대역 임피던스





그림 1. 빔포머 칩 블록 다이어그램
Fig. 1. Beamformer chip block diagram.



Parameters	LNA	PS	VGA	SPDT+ATT+WILK	RX PATH
Gain (dB)	12	-6	20	-14	12
NF (dB)	5	13	4	14	6.8
OIP3 (dBm)	17	2	18	30	2.4

Parameters	SPDT+ATT+WILK	PS	VGA	PA	TX PATH
Gain (dB)	-14	20	-6	20	20
NF (dB)	14	4	13	4	18.4
OIP3 (dBm)	30	7	1	11	10.2

그림 2. 시스템 변수 계산
Fig. 2. System parameter calculation.

정합을 위해 입출력단에 변압기 기반 매칭 네트워크를 적용해 성능을 최적화하였다.

2.3 가변 이득 증폭기(VGA)

그림 3에서 가변 이득 증폭기는 광대역에서 높은 제어 정밀도를 갖도록 설계되었다. 위상 천이기는 면적과 삽입 손실을 줄이기 위한 출력 매칭 네트워크(OMN) 및 직교 전대역 필터(QAF) 회로를 이용하였고 그림 4와 같다. 이득을 바꿀 때 발생하는 위상 오차를 억제하기 위해 중화 커패시터 분석 및 기법을 적용하였다^[9]. 다음 단의 부하 커패시턴스(C_L)로 인한 오차를 상쇄하도록 QAF 브랜치




그림 3. VGA 상세 회로
Fig. 3. VGA full detailed schematic.




그림 4. 출력 매칭 네트워크(OMN) 및 QAF 상세 회로
Fig. 4. Output matching network (OMN) & QAF detailed schematic.

에 직렬 저항(R_s)을 추가하여 I/Q 직교 정밀도를 향상시켰다. 또한, 64개의 유닛 셀로 조절되는 VGA는 이득 상태 변환 시 발생하는 기생 커패시턴스 변동을 상쇄하기 위해 20 fF의 중화 커패시터(C_{NEU})를 교차 결합(cross-coupled) 형태로 추가하였다. 이를 통해 35 dB의 넓은 이득 제어 범위 내에서도 일정한 출력 임피던스를 유지하여 RMS 위상 오차를 최소화하였다.

2-4 위상 천이기(Active Phase Shifter)

본 트랜시버의 핵심 제어 블록인 능동 위상 천이기(active phase shifter)는 그림 5(a) 및 그림 5(b)와 같이 직교 신호(I/Q)를 생성하는 직교 전대역 필터(quadrature all-pass




그림 5. 위상 천이기 (a) 및 AVM (b)의 블록다이어그램, VGA 회로도(c)
Fig. 5. Phase shifter (a) & AVM (b) block diagram and VGA schematic (c).

filter), 위상 벡터를 합성하는 능동 벡터 변조기(active vector modulator), 그리고 대역폭 확장을 위한 그림 4의 출력 매칭 네트워크로 구성된다.

출력 위상의 조절은 AVM 내부 I와 Q 경로에 배치된 두 개의 Gilbert-cell 기반 가변 이득 증폭기의 이득 비 조절을 통해 이루어진다. 각 I/Q 브랜치는 65-nm deep-n-well 6-단자 트랜지스터 소자를 binary-weighted 구조로 분할 구현하여 정밀도를 높였으며, 1개의 극성 비트와 결합하여 총 12비트의 디지털 코드로 구동된다. 이를 통해 전체 X/Ku 대역에서 2.8125°의 미세 제어 해상도로 360° 전체 위상 범위를 확보하였다. 또한, 레이아웃상에서 발생할 수 있는 비대칭 기생 성분과 위상 불균형을 차단하기 위해, 가장 가중치가 큰 VGA 셀을 센터에 두고 소형 셀들을 외곽에 대칭 배치하는 완전 대칭형(fully symmetric) 배치 방안을 설계에 반영하였다.

I/Q 신호의 직교 정확도는 전체 위상 제어 오차를 결정하는 지표이므로, 본 연구에서는 다단 RC 폴리페이즈 필터(PPF)가 갖는 고유의 높은 삽입 손실과 면적 증가 문제를 극복하고자 참고문헌 [10]의 초소형 광대역 QAF 구조를 채택하였다.

일반적인 QAF는 다음 단의 입력 임피던스 및 기생 부하 커패시턴스(C_L)에 의한 직교성 열화에 취약하다. 이러한 로딩 효과를 억제하기 위해 일반적으로 필터 내부 커패시터 크기를 키우는 방식이 사용되나, 이는 전단 증폭기의 구동 설계 난이도를 높이는 한계가 있다. 이를 극복하기 위해 본 연구에서는 QAF의 high-Q LC 브랜치에 직렬 저항(R_s)을 삽입하여 부하 효과에 대한 민감도를 획기적으로 낮추었다. R_s 성분은 수직상 필터의 전달함수 내 Zero의 위치를 변경시키지 않으므로 고유의 직교 주파수 관계를 완벽하게 보존하면서도, 기생 부하 성분(C_L)에 의한 크기 오차(A_{error}) 및 위상 오차(Φ_{error})를 억제한다. 3D EM full-wave 시뮬레이션 결과, 제안된 QAF 구조는 광대역 전체에서 위상 오차 2° 이하, 진폭 오차 0.36 dB 이하의 우수한 직교 정밀도를 나타낸다.

III. QFN 패키징 및 EM 커플링 분석

다채널 광대역 빔포머 IC를 저비용 QFN 패키지로 구현 시, 밀집된 RF 포트와 본딩 와이어 간에 심각한 전자

기적(EM) 커플링이 발생할 수 있다. 초기 설계(QFNCP1)는 RF 접지를 하단 노출 패들(exposed paddle)로 연결하는 이중 다운 본딩(double-bond downbonds) 구조를 적용했으나 시스템 불안정성이 관찰되었다. 이를 규명하기 위해 3D full-wave EM 시뮬레이션을 수행한 결과, 노출 패들을 매개로 4개 채널의 RF 접지 전류가 상호 섞이며 강한 커플링이 형성됨을 확인하였다. 결과적으로 코어 회로 격리도와 무관하게 패키징 레벨의 공통 접지 간섭이 송신부(TX) 전체의 안정성을 저하시키는 것을 그림 6(a)~그림 6(c)에서 확인하였다. 기존 QFN 패키징 방식(QFNCP1)에서 주로 사용되는 다운 본딩은 노출패들을 모든 채널이 공유하게 하므로, 패키지 내부에서 심각한 전자기적 커플링(cross-talk)과 원치 않는 스파이크 성분을 유발한다. 이를 해결하기 위해 본 논문에서는 패네티로 작용하는 본딩 인덕턴스의 증가를 감수하고, RF 접지 패들의 내부 패들을 거치지 않고 외부 리드(lead)로 직접 연결하여 모든 GND를 독립적인 패키지 리드로 분리하는 직선형 본딩 구조(QFNCP2)를 새롭게 제안하였다. 증가된 인덕턴스로




그림 6. QFNCP1 (a) QFN 패키징 1(QFNCP1), (b) 측정된 TX 채널의 S -파라미터, (c) 측정된 RX 채널의 S -파라미터, QFNCP2 (d) QFN 패키징 2(QFNCP2), (e) 측정된 TX 채널의 S -파라미터, (f) 측정된 RX 채널의 S -파라미터

Fig. 6. QFNCP1 (a) Chip packaging 1 (QFNCP1), (b) measured TX S -parameters, (c) measured RX S -parameters, QFNCP2 (d) Chip packaging 2 (QFNCP2), (e) measured TX S -parameters, (f) measured RX S -parameters.

인한 광대역 성능 열화 및 채널 간 mismatch는 칩 내부의 임피던스 매칭 최적화 및 후술할 최적 상태 선택 알고리즘을 통해 극복하였다. 개선된 구조에 대해 Keysight RFPPro(FEM 엔진)를 사용하여 전체 QFN 패키지를 정밀하게 3D EM 및 co-simulation을 진행하였다.

공통 접지 패턴은 실제 리드프레임과 기판 비아(via) 배열을 포함한 현실적인 접지 경계 조건으로 모델링되었으며, 와이어 길이 및 본딩 방식 변화에 따른 격리도 분석하여 비교하였고 결과는 그림 7과 같다. 노출 패들에서의 전계 커플링이 효과적으로 제거되고 TX 이득 스파이크 현상이 대폭 완화됨을 확인하였다. 실제 QFNCP2 구조로 재조립된 빔포머 IC는 8~16 GHz 전 대역에서 발진 없이 안정적인 S -파라미터 및 이득 특성을 나타냈다.




그림 7. QFNCP1 (a) EM 3D 메쉬 분석, (b) E-field 분석, (c) TX 시뮬레이션 증폭도, QFNCP2 (d) EM 3D 메쉬 분석, (e) E-field 분석, (f) TX 시뮬레이션 증폭도

Fig. 7. QFNCP1 (a) EM 3D View with meshing, (b) E-field analysis, (c) simulated TX gain. QFNCP2 (d) EM 3D view with meshing, (e) E-field analysis, (f) simulated TX gain.




그림 8. (a) 다이 마이크로그래프, (b) 빔포머 EVB 앞면, (c) 빔포머 EVB 뒷면
Fig. 8. (a) The die micrograph, (b) EVB top view, and (c) EVB bottom view of the beamformer chip.

IV. 실험 및 결과

그림 8에서 확인 가능한 4-채널 빔포머 IC는 $4.4 \times 4.0 \text{ mm}^2$ 면적으로, 개선된 QFN 패키징(QFNCP2)을 적용하여 평가 보드(EVB) 상에서 성능을 측정하였다. 8~16 GHz 대역에서 2.8125° 해상도로 360° 위상 제어가 가능하며, 가변 이득 증폭기와 감쇠기를 결합해 총 35 dB의 이득 제어를 지원한다. 하드웨어 비선형성 및 접지 기생 성분으로 인한 상호 위상-이득 오차를 보정하기 위해 MATLAB 기반의 최적 상태 선택 알고리즘을 적용하였다. 본 알고리즘은 전 주파수 대역에서 128개 위상 상태의 이득 변동을 1 dB 이내로 제한하고 디지털 코드 간의 비선형성을 보상하도록 선제적으로 구축된 S-파라미터의 look-up table에서 최적의 코드를 탐색 및 선택하여 구동된다. 알고리즘의 내용은 그림 9 및 그림 10과 같




그림 9. 위상 최적화를 위한 선택 알고리즘의 순서도
Fig. 9. The flowchart of the optimum phase state selection algorithm.




그림 10. 이득 최적화를 위한 선택 알고리즘의 순서도
Fig. 10. The flowchart of the optimum gain state selection algorithm.




그림 11. 128개의 위상 상태(0~127)에 대해 측정된 위상 천이 특성: (a) 상대 위상 천이, (b) 주파수에 따른 RMS 위상 오차, (c) 위상 상태에 따른 상대 위상 천이, (d) 주파수에 따른 RMS 이득 오차
Fig. 11. Measured phase shift characteristics for 128 phase states (0~127): (a) relative phase shift, (b) RMS phase error vs. frequency, (c) relative phase shift vs. phase state, (d) RMS gain error vs. frequency.

다. 그림 11은 최적값 선택 알고리즘을 통해 추출된 128개 위상 상태의 측정 결과이다. 그림 12는 이득 보정 알고리즘 적용 후의 측정 결과를 보여주며, 35 dB의 이득 제어 범위 내에서 선형성을 확보함과 동시에 이득 가변 시 발생하는 부가적인 위상 오차가 안정적으로 억제됨을 종합적으로 나타낸다. 그림 13에 나타난 바와 같이 최적 위상 상태 선택 알고리즘 적용 후 RMS 위상 오차는 $1.45^{\circ} \sim 2.1^{\circ}$ (평균 1.78°)로 대폭 감소하여 제어 정밀도가 크게 향상되었다. 이득 제어의 경우, 그림 10의 이득 알고리즘 보정을 통해 그림 12(b)와 같이 35 dB 범위 내에서 선형성을 확보하였으며, 대역 내 RMS 이득 오차는 그림 13(b)에서 볼 수 있듯이 $0.53 \sim 0.62$ dB로 조절되었다. 이때 이득 변화에 따른 부가적인 RMS 위상 오차는 그림 12(d)와 같이 VGA 단독 제어 시 4° 미만, 2-bit 감쇠기 결




그림 12. 8~16 GHz 대역에서 알고리즘 보정 적용 후 측정된 이득 변화 특성: (a) 주파수에 따른 이득 범위, (b) 이득 상태에 따른 이득 범위, (c) 주파수에 따른 RMS 이득 오차, (d) 2-bit 감쇠기 포함 및 미포함의 두 가지 경우에 대한 주파수에 따른 RMS 위상 오차

Fig. 12. Measured gain change characteristics after running the selection algorithm over 8~16 GHz: (a) gain range vs. frequency, (b) gain range vs. gain state, (c) RMS gain error vs. frequency, and (d) RMS phase error vs. frequency in 2 cases: with and without 2-bit attenuators.




그림 13. (a) 최적 위상 상태 선택 알고리즘 적용 전후의 주파수에 따른 (a) RMS 위상 오차 및 (b) RMS 이득 오차 측정 결과

Fig. 13. Measured (a) RMS phase error, and (b) RMS gain error versus frequency before and after running the optimum phase state selection algorithm.

합 시에도 10° 미만으로 안정적으로 억제됨을 확인하였다. 8~16 GHz 전체 대역에서의 연속적인 임피던스 정합 및 이득 특성은 그림 6의 측정된 송수신 모드 *S*-parameter 특성 그래프를 통해 광대역 동작이 안정적으로 수행됨을 확인할 수 있다.

V. 결 론

본 논문은 2.8125° 해상도와 1.78° 의 RMS 위상 오차로 360° 위상 제어를 달성하고, 0.18 dB 해상도와 0.23 dB의 RMS 이득 오차로 35 dB의 이득 제어 성능을 제공하는 8~16 GHz 광대역 4T/4R 빔포머를 제안한다. 또한, 제안된 IC는 기존 선행 연구 및 상용 빔포머 제품들과 비교해 경쟁력 있는 잡음 및 선형성 성능을 기반으로, 최신 레이더 및 위성 통신 시스템의 위상 배열 프론트엔드에 적합하다.

References

- [1] T. Liang, J. Qi, Z. Hu, O. Hassan, M. H. Mahmud, and G. M. Rebeiz, "A 2.5~25-GHz 10:1 bandwidth eight-channel Rx beamformer chip based on quad-pole I/Q network for ultra-wideband systems," *IEEE Journal of Solid-State Circuits*, vol. 61, no. 5, pp. 1961-1973, Sep. 2025.
- [2] O. Kazan, Z. Hu, L. Li, A. Alhamed, and G. M. Rebeiz, "An 8-channel 5~33-GHz transmit phased array beamforming IC with 10.8~14.7-dBm Psat for C-, X-, Ku-, and

- Ka-band SATCOM," *IEEE Transactions on Microwave Theory and Techniques*, vol. 71, no. 5, pp. 2029-2039, May 2023.
- [3] Z. Hu, L. Li, O. Kazan, and G. M. Rebeiz, "A 16-channel 3.1-25.5-GHz phased-array receive beamformer IC with two simultaneous beams and 2.0-2.4-dB NF for C/X/Ku/Ka-band SATCOM," *IEEE Transactions on Microwave Theory and Techniques*, vol. 72, no. 5, pp. 2773-2785, May 2024.
- [4] A. Alhamed, G. Gültepe, and G. M. Rebeiz, "A multi-band 16~52-GHz transmit phased array employing 4×1 beamforming IC with 14~15.4-dBm Psat for 5G NR FR2 operation," *IEEE Journal of Solid-State Circuits*, vol. 57, no. 5, pp. 1280-1290, May 2022.
- [5] N. Zhu, Y. Zhang, G. Ma, and F. Meng, "Two 7~13-GHz GaAs-SiGe four-channel beamforming chiplets with/without metallic interlayer shields," *IEEE Solid-State Circuits Letters*, vol. 8, pp. 161-164, May 2025.
- [6] C. Huynh, J. Bae, and C. Nguyen, "A millimeter-wave 0.18- μm BiCMOS sub-nanosecond pulse-generator with extremely low RF leakage," in *IEEE International Wireless Symposium(IWS 2014)*, Xi'an, Mar. 2014.
- [7] J. H. Li, Y. S. Lin, "Super compact on-chip wilkinson power divider using bridged-T coils," in *2016 IEEE International Symposium on Radio-Frequency Integration Technology(RFIT)*, Taipei, Aug. 2016.
- [8] M. Margalef-Rovira, J. Lugo-Alvarez, A. Bautista, L. Vincent, S. Lepilliet, and A. A. Saadi, "Design of mm-Wave slow-wave-coupled coplanar waveguides," *IEEE Transactions on Microwave Theory and Techniques*, vol. 68, no. 12, pp. 5014-5028, Dec. 2020.
- [9] Y. K uai, D. Pang, S. Wu, L. Wei, X. Cheng, and G. Xie, "A Ka-band 6-bit digital-controlled differential VGA with 16-dB gain control range and 4.9° phase variation in 65-nm CMOS," *IEEE Microwave and Wireless Components Letters*, vol. 32, no. 2, pp. 153-156, Feb. 2022.
- [10] S. Y. Kim, D. W. Kang, K. J. Koh, and G. M. Rebeiz, "An improved wideband all-pass I/Q network for millimeter-wave phase shifters," *IEEE Transactions on Microwave Theory and Techniques*, vol. 60, no. 11, pp. 3431-3439, Nov. 2012.

김 재 진 [(주)웨이브피아/팀장]

<https://orcid.org/0009-0004-9292-5584>



CMOS IC

2021년 2월: 경북대학교 전자공학과 (공학사)
 2023년 2월: 경북대학교 전자공학과 (공학석사)
 2023년 4월~현재: (주)웨이브피아 IC팀 팀장
 [주 관심분야] GaN Transistor 및 MMIC,

김 현 아 [(주)웨이브피아/프로]

<https://orcid.org/0009-0002-1402-361X>



CMOS IC

2021년 2월: 청주대학교 반도체공학과 (공학사)
 2024년 1월~현재: (주)웨이브피아 IC팀 프로
 2025년 9월~현재: 중앙대학교 전자전기공학과 재학
 [주 관심분야] GaN Transistor 및 MMIC,

최 재 형 [(주)웨이브피아/사업부장]

<https://orcid.org/0009-0002-0929-8184>



2007년 2월: 삼척대학교 정보통신공학과 (공학사)

2006년 9월~2019년 5월: 피플웍스 Mil. 연구소 수석연구원

2019년 7월~현재: (주)웨이브피아 사업부 사업부장

[주 관심분야] GaN Transistor 및 MMIC,

SSPA, RF 모듈

조 재 현 [LIG 디펜스&에어로스페이스/선임연구원]

<https://orcid.org/0009-0008-7944-9666>



2022년 2월: 숭실대학교 전자공학과 (공학사)

2024년 2월: 숭실대학교 전자공학과 (공학석사)

2024년 1월~현재: LIG 디펜스&에어로스페이스 선임연구원

[주 관심분야] 초고주파 회로 및 시스템,

MMIC 설계

이 상 훈 [(주)웨이브피아/대표이사]

<https://orcid.org/0000-0002-2635-2069>



2002년 2월: 광운대학교 전자공학과 (공학사)

2004년 2월: 광운대학교 전자공학과 (공학석사)

2012년 8월: Texas A&M University (공학박사)

2014년 9월~현재: (주)웨이브피아 대표이사

2023년 3월~현재: 국립목포대학교 전자공학과 조교수

[주 관심분야] GaN Transistor 및 MMIC, CMOS RFIC

유 성 현 [LIG 디펜스&에어로스페이스/수석연구원]

<https://orcid.org/0000-0003-0680-2496>



2005년 2월: 연세대학교 전기전자공학과 (공학석사)

2005년 2월~2008년 3월: LG전자 Mobile Communication 연구소 주임연구원

2008년 4월~현재: LIG 디펜스&에어로스페이스 수석연구원

[주 관심분야] AESA 시스템 설계/분석,

초고주파 회로/시스템

정 하 연 [LIG 디펜스&에어로스페이스/선임연구원]

<https://orcid.org/0009-0005-8597-3956>



2015년 3월: 숭실대학교 정보통신전자공학부 (공학사)

2021년 9월: 숭실대학교 전자공학과 (공학박사)

2023년 3월~현재: LIG 디펜스&에어로스페이스 선임연구원

[주 관심분야] 초고주파 회로 및 시스템,

MMIC 설계

안 세 환 [LIG 디펜스&에어로스페이스/팀장]

<https://orcid.org/0000-0002-8955-9067>



2004년 2월: 숭실대학교 정보통신공학과 (공학사)

2006년 2월: 숭실대학교 정보통신공학과 (공학석사)

2007년 1월~현재: LIG 디펜스&에어로스페이스 팀장

[주 관심분야] 초고주파 회로 설계, 마이

크로파 송수신기