

보조 증폭기에 병렬 공진회로를 포함하는 0.6~1.0 GHz 광대역 비대칭 Doherty 전력 증폭기

Wideband Asymmetric 0.6~1.0 GHz Doherty Power Amplifier with Parallel Resonance Circuit for Peaking Amplifier

배순철 · 나종윤 · 정호석 · 강현욱 · 오한식 · 이우석 · 양영구

Sooncheol Bae · Jongyoon Na · Hoseok Jung · Hyunuk Kang ·
Hansik Oh · Wooseok Lee · Youngoo Yang

요 약

본 논문에서는 보조 증폭기 출력단을 트랜지스터의 기생 성분을 포함하는 병렬 공진구조로 구성하여 대역을 확장한 비대칭 Doherty 전력 증폭기를 설계하고, 0.6~1.0 GHz 대역에서 실험적으로 검증하였다. 동작 주파수 대역을 넓히기 위해 주 증폭기의 출력 네트워크는 트랜지스터의 내부 기생성분을 포함하여 $75 \Omega \angle 90^\circ$ 의 $\lambda/4$ 임피던스 변환기를 구성하고, 보조 증폭기의 출력 네트워크는 트랜지스터의 내부 기생성분을 포함한 공진 회로를 구성하였다. 주 증폭기 및 보조 증폭기에 각각 Wolfspeed사의 6 W 트랜지스터(CGH40006P) 및 10 W 트랜지스터(CGH40010F)를 사용하여 최대 출력 전력에서 주 증폭기의 출력 전류의 크기와 보조 증폭기의 출력 전류의 크기가 같아지도록 함으로써 부하 임피던스 변조가 정확하게 이루어지게 하였다. 제작된 Doherty 전력 증폭기를 0.6~1.0 GHz의 주파수 대역에 대하여 one-tone 신호를 이용하여 측정한 결과, 40.5~42.5 dBm의 최대 출력 전력을 얻었으며, 최대 출력 전력에서 51.5~73.2 %의 효율 특성을 얻었다. 또한, 최대 출력 전력으로부터 6 dB 백오프된 전력에서 42.1~52.0 %의 효율을 얻었다.

Abstract

A broadband asymmetric Doherty power amplifier employing a parallel resonant circuit including parasitic components of the transistor is described herein. The output network of the carrier amplifier constitutes a $75 \Omega \angle 90^\circ \lambda/4$ impedance converter including the internal parasitic components of the transistor to extend the band. The output network of the peaking amplifier provides a resonant circuit containing the internal parasitic components of the transistor. The magnitudes of the carrier and peaking amplifier output currents at the peak output power were made the same using Wolfspeed 6-W(CGH40006P) and 10-W(CGH40010F) transistors for the carrier and peaking amplifiers, respectively, such that an accurate load impedance modulation could be achieved. The implemented Doherty power amplifier exhibited an efficiency of 51.5~73.2 % at a peak output power of 40.5~42.5 dBm using a one-tone signal for the 0.6~1.0 GHz band. In addition, an efficiency of 42.1~52.0 % was obtained at a 6-dB back-off power from the peak output power.

Key words: Internal Parasitic Component, Asymmetric Device, Power Amplifier

「이 논문은 2020년도 정부(산업통상자원부)의 재원으로 한국산업기술진흥원의 지원을 받아 수행된 연구임(N0001883, 2020년 산업전문인력역량강화 사업).」

성균관대학교 정보통신대학(School of Information and Communication Engineering, Sungkyunkwan University)

· Manuscript received January 6, 2020 ; Revised February 29, 2020 ; Accepted April 10, 2020. (ID No. 20200106-001)

· Corresponding Author: Youngoo Yang (e-mail: yang09@skku.edu)

I. 서 론

무선 통신 시스템이 발전함에 따라 기지국 송신 신호의 데이터 용량이 커지면서 신호의 침투 전력 대 평균전력비가 점점 증가하고 있다. 이로 인해 최대 출력 전력에서 백오프된 전력에서의 높은 효율이 요구되고 있다. 기지국 송신기에서는 백오프된 전력에서의 높은 효율을 얻기 위한 여러 가지 방법 중 Doherty 전력 증폭기 구조가 널리 적용되고 있다^{[1]~[13]}.

Doherty 전력 증폭기는 Class-AB로 동작하는 주 증폭기와 Class-C로 동작하는 보조 증폭기로 구성되어 있으며, 두 증폭기의 출력 전류비를 이용하여 부하를 변조시키는 구조의 증폭기이다. 이 방법을 통해 백오프된 전력과 최대 출력 전력에서 높은 효율을 얻을 수 있다^{[1]~[13]}.

하지만 Doherty 전력 증폭기는 일반적으로 협대역 특성을 가지고 있다. 대역을 제한하는 원인으로는 협대역의 출력 및 입력 네트워크와 트랜지스터의 큰 기생 캐패시터 등이 있다. Doherty 전력 증폭기의 대역을 확장하기 위해 출력 네트워크를 광대역의 post-정합 회로로 구성하는 방법, 기생 캐패시터를 상쇄시키는 방법과 입력 네트워크를 다단 회로로 구성하는 방법 등의 연구가 활발히 진행되고 있다^{[4]~[8]}.

또한 기존의 일반적인 Doherty 전력 증폭기는 주 증폭기와 보조 증폭기의 동작 바이어스 차이 때문에 부하 임피던스 변조가 정확하게 이루어지지 않는다. Class-AB인 주 증폭기에 비해 Class-C인 보조 증폭기의 conduction

angle이 좁기 때문에 최대 출력 전력에서 출력 전류의 차이가 발생한다. 이로 인해 부하 임피던스 변조가 정확하게 이루어지지 않아 최대 출력 전력 및 백오프 전력에서의 효율이 감소하게 된다. 이러한 문제를 해결하기 위해 비대칭 입력 전력을 사용하는 방법, 비대칭 드레인 전압을 사용하는 방법과 비대칭 소자를 사용하는 방법 등의 연구가 진행되고 있다^{[9]~[11]}.

본 논문에서는 보조 증폭기 출력 네트워크를 병렬 공진 구조로 구성하고, 주 증폭기 및 보조 증폭기 트랜지스터의 내부 기생성분을 포함하는 출력 네트워크를 구성하여 Doherty 전력 증폭기의 대역을 확장하였다. 또한, 비대칭 소자를 사용하여 주 증폭기의 출력 전류의 크기와 보조 증폭기의 출력 전류의 크기를 동일하게 하여 부하 임피던스 변조가 정확하게 발생하도록 Doherty 전력 증폭기를 구성하였다. Doherty 전력 증폭기는 0.6~1.0 GHz의 대역에서 40.5 dBm 이상의 최대 출력 전력 특성을 나타내며, 6 dB 백오프된 전력에서 42.1 % 이상의 고효율 특성을 제작 및 실험을 통해 검증하였다.

II. 설계 및 시뮬레이션

그림 1은 설계된 Doherty 전력 증폭기의 회로도이다. 입력단과 post-정합 출력 네트워크를 다단 정합 회로를 이용하여 구성하였다. 비대칭 소자를 사용하여 보조 증폭기의 부족한 출력 전류를 보충하였다. 주 증폭기 및 보조 증폭기에는 각각 Wolfspeed 사의 6 W 트랜지스터인




그림 1. 설계된 Doherty 전력 증폭기의 회로도


Fig. 1. A schematic diagram of the designed Doherty PA.

CGH400006P 및 10 W 트랜지스터인 CGH40010F를 사용하였다. 주 증폭기는 높은 출력 전력과 높은 효율을 위해 Class-AB로 동작할 수 있게 $V_{GS,C} = -3.12$ V의 게이트 바이어스($I_q = 18$ mA)를 인가하였다. 보조 증폭기는 낮은 출력 전력에서는 동작하지 않고, 높은 출력 전력에서만 켜지는 Class-C로 동작하도록 $V_{GS,P} = -4.0$ V($I_q = 0$ mA)의 게이트 바이어스를 인가하였다. 두 증폭기에는 $V_{DD,C}$, $V_{DD,P} = 28$ V의 드레인 바이어스를 인가하였다.


주 증폭기 및 보조 증폭기 모두 트랜지스터의 기생 성분인 출력 캐패시터(C_{OUT}), 본드와이어(L_{BOND})와 패키지 캐패시터(C_{PKG})에 의해 주파수에 따른 출력 전력 및 효율 특성이 제한된다. 따라서 뒷단의 출력 매칭 네트워크로 인한 추가적인 대역 감소가 발생하지 않도록 기생 성분을 포함하여 출력 매칭 네트워크를 구성하였다. 주 증폭기는 6 W 트랜지스터 패키지의 기생성분을 포함하여 $75 \Omega \angle 90^\circ$ 의 $\lambda/4$ 임피던스 변환기로 구성하였다. 보조 증폭기는 10 W 트랜지스터 패키지의 기생성분을 포함하여 75 Ω 의 특성 임피던스와 0° 의 길이를 갖는 공진회로로 구성하였다. R_{OPT} 는 75 Ω 이며, 낮은 출력 전력에서 주 증폭기의 출력은 $75 \Omega \angle 90^\circ$ 의 $\lambda/4$ 임피던스 변환기를 통과한 후 37.5 Ω 이며, 높은 출력 전력에서 주 증폭기의 출력과 보조 증폭기의 출력은 $75 \Omega \angle 90^\circ$ 의 $\lambda/4$ 임피던스 변환기와 75 Ω 의 특성 임피던스와 0° 의 길이를 갖는 공진회로를 통과한 후 75 Ω 이며, Post M/N을 통해 50 Ω 으로 정합되어 있다.

그림 2는 (a) 보조 증폭기 병렬 공진회로의 등가모델과 (b) 보조 증폭기 공진회로의 출력 임피던스를 나타낸다. 그림 (a)와 같이 보조 증폭기의 패키지 쪽을 open으로 두고 들여다봤을 때 보조 증폭기의 공진회로는 중심 주파수보다 낮은 주파수에서는 인덕턴스 성분만을 갖는다. 중심 주파수에서는 C_{PKG} 및 L_{PKG} , C_{BOND} 및 L_{BOND} , 그리고 C_{OUT} 및 L_{OUT} 등이 서로 공진하여 상쇄된다. 따라서 중심 주파수에서는 무한대의 임피던스를 갖는다. 중심 주파수보다 높은 주파수에서는 커패시턴스 성분만을 갖는다.

그림 3은 보조 증폭기 공진회로 유무에 따른 낮은 출력 전력에서의 주 증폭기의 대역을 비교한 것이다. Doherty 전력 증폭기는 낮은 출력 전력에서 주 증폭기만 동작하고, 높은 출력 전력에서는 주 증폭기와 보조 증폭기가 동



(a) 보조 증폭기 병렬 공진회로의 등가모델
(a) Equivalent model of the resonant circuit for the peaking amplifier




(b) 보조 증폭기 공진회로의 출력 임피던스
(b) Output impedance of the resonant circuit for the peaking amplifier

그림 2. 보조 증폭기 공진회로의 등가모델 및 주파수에 따른 출력 임피던스


Fig. 2. Equivalent model and output impedance of the resonant circuit for the peaking amplifier.

작한다. 주 증폭기의 출력 네트워크는 $75 \Omega \angle 90^\circ$ 의 $\lambda/4$ 임피던스 변환기로 구성하기 때문에 중심 주파수보다 낮은 주파수에서는 $\lambda/4$ 보다 짧은 길이의 임피던스 변환기로 동작하고, 중심 주파수보다 높은 주파수에서는 $\lambda/4$ 보다 긴 길이의 임피던스 변환기로 동작한다. 보조 증폭기의 출력 정합 네트워크는 중심 주파수에서 공진하는 회로로 구성하였기 때문에 중심 주파수보다 낮은 주파수에서는 병렬 인덕터처럼 동작하고, 중심 주파수보다 높은 주파수에서는 병렬 캐패시터처럼 동작한다. 그렇기 때문에 낮은 출력 영역에서 주 증폭기의 대역이 증가한다^[12].

그림 4는 높은 출력 전력에서의 주파수에 따른 로드 임피던스이다. 주 증폭기와 보조 증폭기가 같이 동작하는 높은 출력 전력에서의 대역은 0.6 GHz에서 1.0 GHz이다.



(a) 보조 증폭기 공진회로가 없는 경우, 주 증폭기의 드레인에서 바라보는 로드 임피던스
(a) The load impedance at the drain of the carrier amplifier without the resonant circuit



(b) 보조 증폭기 공진회로가 있는 경우, 주 증폭기의 드레인에서 바라보는 로드 임피던스
(b) The load impedance at the drain of the carrier amplifier with the resonant circuit

그림 3. 보조 증폭기 공진회로 유무에 따른 낮은 출력 전력에서의 주 증폭기의 대역 비교
Fig. 3. Bandwidth comparison of the carrier amplifier at the low output power level with and without the resonant circuit for the peaking amplifier.

그림 3에서 낮은 출력 전력에서 대역과 그림 4에서 높은 출력 전력에서의 대역을 모두 만족하는 대역은 0.6 GHz 부터 1.0 GHz이다.

그림 5는 보조 증폭기에 6 W 트랜지스터 및 10 W 트랜지스터를 사용한 경우의 로드 임피던스 변조를 시뮬레이션하여 비교한 결과이다. 주 증폭기와 같은 소자인 6




그림 4. 높은 출력 전력에서의 주파수에 따른 로드 임피던스

Fig. 4. The load impedance according to frequency at the high output power level.




그림 5. 보조 증폭기에 6 W 트랜지스터 및 10 W 트랜지스터를 사용한 경우의 로드 임피던스 변조 비교 시뮬레이션

Fig. 5. Comparison of the simulated load impedance modulation using 6 W and 10 W transistors for the peaking amplifier.

W 트랜지스터를 보조 증폭기에 사용하는 경우, 보조 증폭기의 출력 전류가 부족하여 부하 변조가 정확하게 이루어지지 않는다. 주 증폭기보다 큰 소자인 10 W 트랜지스터를 보조 증폭기에 사용하는 경우, 최대 출력 전력에서 주 증폭기와 보조 증폭기의 출력 전류가 같아지면서 부하 변조를 정확하게 이루어진다.

그림 6은 0.7 GHz에서 보조 증폭기에 각각 6 W 트랜지




그림 6. 보조 증폭기에 6 W 트랜지스터 및 10 W 트랜지스터를 사용한 경우, 0.7 GHz에서 Doherty 전력 증폭기의 효율 비교 시뮬레이션

Fig. 6. Comparison of the simulated efficiency using 6 W and 10 W transistors for the peaking amplifier at 0.7 GHz.

스터 및 10 W 트랜지스터를 사용한 경우 Doherty 전력 증폭기의 효율 시뮬레이션하여 비교한 결과이다. 보조 증폭기에 6 W 트랜지스터를 사용한 경우 최대 출력 전력은 40.6 dBm이다. 보조 증폭기에 10 W 트랜지스터를 사용한 경우, 부하 변조가 정확하게 이루어져 최대 출력 전력이 41.3 dBm으로 증가하였다.

III. 제작 및 측정 결과

그림 7은 설계된 0.6~1.0 GHz 비대칭 Doherty 전력 증폭기의 제작 사진이다. Printed circuit board(PCB)는 Rogers 사의 RO4350B 기판을 사용하였으며, 두께는 0.76 mm이다. 제작된 회로의 크기는 142×149 mm²이다. 입력전력 분배기는 Anaren 사의 X3C17A1-03WS를 사용하였다.

그림 8은 설계된 Doherty 전력 증폭기의 S-파라미터 시뮬레이션 결과 및 측정값이다. 0.6~1.0 GHz 대역에서 S_{11} 은 -8.5 dB 이하로 측정되었으며, S_{21} 은 13.4 dB 이상으로 측정되었다.

그림 9는 0.6 GHz, 0.8 GHz와 1.0 GHz에서의 one-tone 시뮬레이션 및 측정 효율을 나타낸다. 0.6 GHz, 0.8 GHz와 1.0 GHz에서 최대 출력 전력은 40.5~41.9 dBm로 측정




그림 7. 제작된 0.6~1.0 GHz 비대칭 Doherty 전력 증폭기
Fig. 7. Photograph of the implemented 0.6~1.0 GHz asymmetric Doherty PA.




그림 8. S-파라미터 시뮬레이션 결과 및 측정 결과
Fig. 8. Simulated and measured S-parameters.

되었으며, 최대출력 전력에서 측정된 효율은 51.8~73.2 %이다. 최대 출력 전력에서 6 dB 백오프된 전력에서 측정된 효율은 42.1~47.9 %이다.

그림 10은 0.6~1.0 GHz에서의 one-tone 시뮬레이션 결과와 측정 결과이며, (a)는 최대 출력 전력 및 (b)는 효율을 나타낸다. 0.6~1.0 GHz에서 최대 출력 전력은 40.5~42.5 dBm으로 측정되었으며, 51.5~73.2 %의 효율 특성을 나타낸다. 최대 출력 전력에서 6 dB 백오프된 전력에서는




그림 9. 중심 주파수인 0.8 GHz에서의 one-tone 시뮬레이션 및 측정 효율

Fig. 9. Simulated and measured efficiency using an one-tone signal at the center frequency of 0.8 GHz.

42.1~52.0 %의 효율 특성을 나타낸다.

표 1은 GaN 소자를 사용하여 10 W 전력증폭기를 설계한 논문과 비교한 표이다^{[14]~[15]}. 본 논문에서 설계된 광대역 비대칭 전력증폭기는 50 %의 대역을 가지고 있으며, 비대칭 소자를 사용하여 설계했다.

IV. 결 론


본 논문에서는 보조 증폭기 출력 네트워크를 트랜지스터의 기생 성분을 포함하는 병렬 공진 구조로 구성하여 대역을 확장한 비대칭 Doherty 전력증폭기를 설계하였다. 주 증폭기의 출력 네트워크 또한 트랜지스터 기생성분을 포함하여 $\lambda/4$ 임피던스 변환기로 구성하였다. 주 증폭기

표 1. 10 W GaN 전력증폭기 비교


Table 1. Comparison with 10 W GaN PAs.

Ref.	Device	Freq. (GHz)	FBW (%)	Center Freq. (GHz)	$V_{DD, C}, V_{DD, P}$ (V)	Peak P_{OUT} (dBm)	DE at P_{OUT} (%)	DE at P_{6dB} (%)	Technique
[14]	GaN	1.5~2.4	46.2	1.95	17.5, 30	42	5~67	42~61	Doherty PA
[15]	GaN	2.0~2.7	29.8	2.35	15, 28	41	36~65	58~70	*SPA-D
This work	GaN	0.6~1.0	50	0.8	28, 28	40.5~42.5	51.5~73.2	42.1~52.0	Asymmetric cell, resonance

* SPA-D : Sequential power amplifier with Doherty-type active load modulation.



(a) 0.6~1.0 GHz에서의 최대 출력 전력
(a) Maximum output power at the 0.6~1.0 GHz band



(b) 0.6~1.0 GHz에서의 효율
(b) Efficiency at the 0.6~1.0 GHz band

그림 10. 0.6~1.0 GHz에서의 시뮬레이션 및 측정 결과
Fig. 10. Simulated and measured results at the 0.6~1.0 GHz.

및 보조 증폭기에 6 W 및 10 W의 비대칭 트랜지스터를 사용하여 부하 임피던스 변조가 완벽하게 이루어지게 함으로써 최대 출력 전력을 증가시켰다. 제작된 전력 증폭

기의 측정 결과 0.6~1.0 GHz 대역에서 40.5~42.5 dBm의 최대 출력 전력 특성을 나타내며, 최대 출력 전력에서 51.5~73.2 %의 효율 특성을 얻었다. 또한 최대 출력 전력으로부터 6 dB 백오프된 영역에서 42.1~52.0 %의 높은 효율을 특성을 얻었다.

References

- [1] B. Kim, J. Kim I. Kim, and J. Cha, "The Doherty power amplifier," *IEEE Microwave Magazine*, vol. 7, no. 5, pp. 42-50, Oct. 2006.
- [2] J. Moon, J. Kim, J. Kim, I. Kim, and B. Kim, "Efficiency enhancement of Doherty amplifier through mitigation of the knee voltage effect," *IEEE Transactions on Microwave Theory and Techniques*, vol. 59, no. 1, pp. 143-152, Jan. 2011.
- [3] W. H. Doherty, "A new high efficiency power amplifier for modulated waves," in *the Proceedings of the Institute of Radio Engineers*, Sep. 1936, vol. 24, no. 9, pp. 1163-1182.
- [4] J. Pang, S. He, C. Huang, Z. Dai, J. Peng, and F. You, "A post-matching Doherty power amplifier employing low-order impedance inverters for broadband applications," *IEEE Transactions on Microwave Theory and Techniques*, vol. 63, no. 12, pp. 4061-4071, Dec. 2015.
- [5] X. Chen, W. Chen, F. M. Ghannouchi, Z. Feng, and Y. Liu, "A broadband Doherty power amplifier based on continuous-mode technology," *IEEE Transactions on Microwave Theory and Techniques*, vol. 64, no. 12, pp. 4505-4517, Dec. 2016.
- [6] J. Xia, M. Yang, Y. Guo, and A. Zhu, "A broadband high-efficiency Doherty power amplifier with integrated compensating reactance," *IEEE Transactions on Microwave Theory and Techniques*, vol. 64, no. 7, pp. 2014-2024, Jul. 2016.
- [7] A. Cidronali, S. Maddio, N. Giovannelli, and G. Collodi, "Frequency analysis and multiline implementation of compensated impedance inverter for wideband Doherty high-power amplifier design," *IEEE Transactions on Microwave Theory and Techniques*, vol. 64, no. 5, pp. 1359-1372, May 2016.
- [8] R. Giofr , L. Piazzon, P. Colantonio, and F. Giannini, "A distributed matching/combining network suitable for Doherty power amplifiers covering more than an octave frequency band," in *2014 IEEE MTT-S International Microwave Symposium(IMS2014)*, Tampa, FL, Jun. 2014, pp. 1-3.
- [9] S. Chen, Q. Xue, "Optimized load modulation network for Doherty power amplifier performance enhancement," *IEEE Transactions on Microwave Theory and Techniques*, vol. 60, no. 11, pp. 3474-3481, Nov. 2012.
- [10] G. Ahn, M. S. Kim, H. C. Park, S. C. Jung, J. H. Van, and H. Cho, et al., "Design of a high-efficiency and high-power inverted Doherty amplifier," *IEEE Transactions on Microwave Theory and Techniques*, vol. 55, no. 6, pp. 1105-1111, Jun. 2007.
- [11] J. H. Kim, S. J. Lee, B. H. Park, J. H. Jung, K. C. Lee, and C. S. Park, "Highly efficient Doherty amplifier with peaking cell controlled using optimized shaped gate voltage," in *2012 IEEE/MTT-S International Microwave Symposium Digest*, Montreal, QC, Jun. 2012, pp. 1-3.
- [12] H. Kang, H. Lee, W. Lee, H. Oh, W. Lim, and H. Koo, et al., "Octave bandwidth Doherty power amplifier using multiple resonance circuit for the peaking amplifier," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 66, no. 2, pp. 583-593, Feb. 2019.
- [13] H. Oh, H. Kang, H. Lee, H. Koo, M. Kim, and W. Lee, et al., "Doherty power amplifier based on the fundamental current ratio for asymmetric cells," *IEEE Transactions on Microwave Theory and Techniques*, vol. 65, no. 11, pp. 4190-4197, Nov. 2017.
- [14] D. Gustafsson, C. Andersson, and C. Fager, "A modified Doherty power amplifier with extended bandwidth and reconfigurable efficiency," *IEEE Transactions on Microwave Theory and Techniques*, vol. 61, no. 1, pp. 533-543, Jan. 2013.

- [15] X. A. Nghiem, J. Guan, and R. Negra, "Broadband sequential power amplifier with Doherty-type active load modulation," *IEEE Transactions on Microwave Theory*

and Techniques, vol. 63, no. 9, pp. 2821-2832, Sep. 2015.

배 순 철 [성균관대학교/석사과정]

<http://orcid.org/0000-0001-7905-3196>



2019년 8월: 성균관대학교 전자공학부 (공학사)
2019년 9월~현재: 성균관대학교 전자전기컴퓨터공학과 석사과정
[주 관심분야] RF/mm-Wave Power Amplifier, Linearization and Efficiency Enhancement Techniques

강 현 옥 [삼성전자/선임]

<http://orcid.org/0000-0003-4938-890X>



2014년 2월: 목포해양대학교 전자공학과 (공학사)
2020년 2월: 성균관대학교 전자전기컴퓨터공학과 (공학박사)
2020년 3월~현재: 삼성전자
[주 관심분야] RF/mm-Wave Power Amplifier, Broadband and Linearization Techniques

niques

나 종 윤 [성균관대학교/석사과정]

<http://orcid.org/0000-0003-4961-2887>



2020년 2월: 성균관대학교 전자공학부 (공학사)
2020년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석사과정
[주 관심분야] RF/mm-Wave Power Amplifier, Energy Harvesting Module

오 한 식 [성균관대학교/박사과정]

<http://orcid.org/0000-0002-1815-6666>



2016년 2월: 성균관대학교 전자전기공학과 (공학사)
2016년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 박사과정
[주 관심분야] RF/mm-Wave Power Amplifier, Linearization and Efficiency Enhancement Techniques, Analog/Mixed-Signal IC

nal IC

정 호 석 [성균관대학교/석사과정]

<http://orcid.org/0000-0003-3109-5711>



2020년 2월: 성균관대학교 전자공학부 (공학사)
2020년 3월~현재: 성균관대학교 전자전기컴퓨터공학과 석사과정
[주 관심분야] RF/mm-Wave Power Amplifier, Linearization and Efficiency Enhancement Techniques

이 우 석 [삼성전자/선임]

<http://orcid.org/0000-0002-7171-4479>



2014년 2월: 충남대학교 전자공학과 (공학사)
2020년 2월: 성균관대학교 전자전기컴퓨터공학과 (공학박사)
2020년 3월~현재: 삼성전자
[주 관심분야] RF/mm-Wave Power Amplifier, Broadband and Linearization Techniques

chniques

양 영 구 [성균관대학교/교수]

<http://orcid.org/0000-0003-3463-0687>



1997년 2월: 한양대학교 전자공학과 (공학사)

2002년 2월: 포항공과대학교 전자전기공학과 (공학박사)

2002년 3월~2002년 7월: 포항공과대학교 전자전기공학과 박사후 연구원

2002년 8월~2005년 2월: Skyworks Solu-

tions Inc., Senior Electronic Engineer

2005년 3월~현재: 성균관대학교 정보통신공학부 교수

[주 관심분야] 초고주파 회로 설계, 무선통신 송/수신기 시스템 설계, 비선형 회로 분석 및 시뮬레이션 기법 연구