The Journal of Korean Institute of Electromagnetic Engineering and Science
The Korean Institute of Electromagnetic Engineering and Science
논문/REGULAR PAPERS

−52 dBm 수신 감도를 갖는 900 MHz 대역 Wake-Up 수신기 설계

강민교1https://orcid.org/0000-0003-1582-7329, 박지우*,https://orcid.org/0000-0001-5176-6119, 김영식*https://orcid.org/0000-0003-1590-8233
Min-Gyo Kang1https://orcid.org/0000-0003-1582-7329, Ji-Woo Park*,https://orcid.org/0000-0001-5176-6119, Young-Sik Kim*https://orcid.org/0000-0003-1590-8233
1한동대학교 정보통신공학과
*한동대학교 전산전자공학부
1Department of Information and Communication Engineering, Handong Global University
*Computer Science and Electrical Engineering, Handong Global University
Corresponding Author: Young-Sik Kim (e-mail: young@handong.edu)

© Copyright 2021 The Korean Institute of Electromagnetic Engineering and Science. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/4.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Received: Dec 07, 2020; Revised: Jan 04, 2021; Accepted: Jan 15, 2021

Published Online: Mar 31, 2021

요약

본 논문은 ASK(amplitude shift keying) 수신기 칩인 AS3933을 이용하여 900 MHz 대역에서 동작하는 저전력 WuRx(wake up receiver) 모듈을 제작 및 측정한 결과를 기술한다. RF 포락선 검파 방식의 WuRx는 전력 소모가 적은 장점이 있지만, 수신 감도가 낮은 단점이 있다. 따라서 본 연구는 저전력 조건을 유지하면서 수신 감도를 높이기 위해서 안테나 임피던스 정합회로, 배전압 정류 구조의 포락선 검파기, 리플을 제거하기 위한 π형태의 LC 필터 그리고 5차 체비셰프 저역 통과 필터를 적용하여 WuRx를 설계하였다. 제작된 WuRx는 3.3 V에서 동작하며 전송률 2.52 kbps에서 전류는 619 μA가 소모되었고, −52 dBm 수신 전력에 PER(packet error rate) 1 %로 측정되었다.

Abstract

This paper describes the results of manufacturing and measuring low-power wake-up receiver (WuRx) modules operating in the 900 MHz band using the AS3933 amplitude shift keying (ASK) receiver chip. The RF envelope detector has the advantage of low power consumption, but it has the disadvantage of low sensitivity. Therefore, this study designed the WuRx by applying antenna impedance matching circuits, envelope detectors with voltage doubler structure, LC filters in the form of removing ripples, and the 5th-order Chebyshev low-pass filters to increase sensitivity while maintaining low-power conditions. A 3.3 V single supply was applied to the WuRx, and the test result demonstrated −52 dBm sensitivity with 1 % packet error rate (PER) under the current consumption of 619 μA and the data rate of 2.52 kbps.

Keywords: Wireless Sensor Network; Wake-Up Receiver; Envelop Detection; Low Power

Ⅰ. 서 론

무선센서 네트워크(wireless sensor network, WSN)는 사물 인터넷(internet of things, IoT) 기술이 발전함에 따라서 스마트 빌딩, 공장 자동화, 홈오토메이션 등 다양한 분야에 적용되고 있다[1][3]. WSN은 센서 값을 검출하고 전송하는 센서 노드(node)들로 구성되어 있다. 일반적으로 센서 노드들은 설치 비용을 줄이고, 효율적으로 운영하기 위해서 배터리를 사용하고 무선 통신을 한다. 사물 인터넷에 사용하는 블루투스 또는 WLAN와 같은 대부분의 무선 통신 방식은 전력 소모가 커 배터리 사용에 한계가 있다. 이러한 이유로 회로 동작 시 소모되는 전력을 줄여 배터리의 수명을 확보해야 한다. 센서 노드의 전력 소모를 줄이는 방법으로는 동작 주기(duty cycle)를 키워 대부분의 시간이 슬립 모드(sleep mode)가 되도록 하는 방식이 있다. 송신기와 수신기를 동기화하기 위한 송신요구(RTS, request to send) 신호를 사용하는 방식이나, 표지신호(beacon signal)를 사용하는 방식이 대표적인 예이다[1]. 그러나 대규모 센서 노드를 운용하는 경우 이 기술을 적용하기 어렵고, 이에 대안으로 이벤트 기반 센서 노드 방식을 사용한다[2],[3]. 이벤트 기반 센서 노드란 주 센서 노드 모듈이 슬립 모드에 있고, Wake Up 수신기(WuRx: wake up receiver)를 활용해 필요한 경우, 호출 신호를 송출하여 슬립 모드에 있는 센서 노드를 활성화하는 방식이다[2],[3]. WuRx는 전력 소모가 적은 무선 수신기 칩으로 호출키가 지정된 값과 일치할 경우, 인터럽트를 발생시켜 센서 노드를 활성화시키는 역할을 한다[3]. 그러나 이 기술의 경우, WuRx가 동작 상태일 때 전력이 많이 소모되는 단점이 있다. 따라서 WuRx가 동작 상태일 때 적은 소모 전력으로도 동작하는 WuRx 칩 설계가 필수적이다. 참고문헌 [3]은 수신감도에 따라 다양한 WuRx 회로 구조에 대해 소개하며, 응용 분야의 수신감도에 부합하는 회로 방식을 선택하고 설계한다. 높은 수신감도가 요구되는 경우에는 잡음을 제거해야 하기 때문에 IF단과 대역제한 필터를 필수적으로 이용해야 한다[4]. 반대로 근거리에서 동작할 경우에는 포락선 검파(ED: envelope detection)만을 이용하여 간단하게 구현할 수 있다.

일반적으로 WuRx는 OOK(on-off-keying) 변조방식을 통신 방식으로 사용한다. 또한 WuRx를 구성하는 회로 중 하나인 ED회로는 다이오드를 활용하여 만드는 방식이 있다. OOK 변조 방식과 다이오드를 이용한 ED회로를 사용하는 WuRx는 설계 시 구조적인 용의성을 가지며, 에너지 효율이 큰 장점을 가진다[5],[6]. 또한 다이오드를 이용한 포락선 검파 회로는 WuRx의 소모 전력이 낮고, 허수 주파수 성분이 없는 것이 장점이다. 하지만 RF 신호를 직접 검파하므로 채널 필터를 사용할 수 없기 때문에 수신감도가 낮다. 이러한 낮은 수신감도를 보완하기 위해서는 증폭기와 필터가 필요하다[5].

본 연구에서는 포락선 검파 및 필터 회로, 그리고 AS3933 IC 설계를 통해 900 MHz 대역에서 수신감도가 우수한 저전력 WuRx를 구현하였다.

Ⅱ. WuRx구조 및 회로설계

2-1 WuRx 구조

그림 1은 WuRx의 내부 구조를 나타낸다. 우선 안테나로 수신된 900 MHz 대역의 RF 입력 신호를 임피던스 정합으로 대역을 제한시키고 전압이득을 키운다. 이후 배전압 정류회로(voltage doubler)를 통과시켜 포락선 검파(envelope detection)를 수행하고 RF 신호를 기저대역으로 변환한다. 이때 검파된 기저대역 신호는 18 kHz의 OOK (on-off keying) 변조 신호이다. 포락선 검파 과정에서 리플이 발생하는데, 이는 LC필터를 통해 제거한다. 이후 이 신호를 2단 증폭기로 증폭하고, 대역제한 필터를 통과시킨 후 기저대역 수신기 AS3933에 인가한다. AS3933에 인가한 신호는 저장된 키와 비교하고, 일치하는 경우, AS3933 에서 활성화 신호를 발생시킨다.

jkiees-32-3-243-g1
그림 1. | Fig. 1. WuRx 구조 | WuRx block diagram.
Download Original Figure

그림 2는 AS3933의 동작 블록도이다. 입력 신호는 15 kHz~150 kHz 사이의 OOK 변조 신호이다. 내부 키는 16 bit/32 bit 모드를 지원하며, SPI 방식으로 AS3933 내부 기능 레지스터 값과 WuRx 키를 설정할 수 있다.

jkiees-32-3-243-g2
그림 2. | Fig. 2. AS3933 내부 구조[7] | AS3933 internal structure[7].
Download Original Figure
2-2 임피던스 정합 및 포락선 검파회로 설계

안테나로 입력된 900 MHz 대역의 RF 신호는 임피던스 정합 회로를 통해 최대 전력 전달 조건을 만족시켜 전압이득을 얻고, RF 다이오드로 포락선 검파를 수행한다. 검파 회로는 배전압 정류 회로의 구조를 사용하는데, 이 구조는 출력 전압을 높일 수 있는 검파 회로로 OOK 변조 신호를 검출하는 역할을 한다. 검파기를 통과하여 나온 출력신호는 리플 전압을 포함하는데, 이는 π구조의 LC 필터로 제거하였다. 그림 3은 임피던스 정합, 검파 및 LC 필터 회로이다. 검파 회로에서 신호를 2배 승압한 후, 추가적으로 필요한 이득은 연산증폭기를 통해 구현한다. 또한 검파 회로에 사용한 다이오드는 1.5 GHz 미만의 주파수에 최적화되어 있고, 빠른 스위칭 성능을 가진 HSMS-2852 Schottky를 사용하였다.

jkiees-32-3-243-g3
그림 3. | Fig. 3. 임피던스 정합, 검파 및 LC 필터 회로 | Impedance matching, LC filter and envelope detection.
Download Original Figure

그림 4는 LTSPICE를 사용하여 시뮬레이션 한 정합회로와 정류 동작이다. 그림 4에서 입력되는 RF 신호는 900 MHz에서 전력−30 dBm인 조건이고, 입력 전압은 V(in)=20 mVpp이다. 이 신호는 임피던스 정합 이후 V(a)=124 mVpp로 증폭되고, 임피던스 변환을 통해 15.8 dB만큼의 전압이득을 갖는다.

jkiees-32-3-243-g4
그림 4. | Fig. 4. 임피던스 정합 후 입력과 출력 파형 | Input and output signals after impedance matching.
Download Original Figure

그림 5는 전압 60 mV와 400 ns의 상승시간(rise time)을 조건으로 하는 18 kHz의 펄스를 검파기 출력으로 설정하고, 이 검파기 출력이 LC 필터를 통과하는 시뮬레이션의 결과를 나타낸다. V(b)는 리플이 포함된 검파기 출력을, V(out)은 리플이 제거된 LC필터 출력을 나타낸다.

jkiees-32-3-243-g5
그림 5. | Fig. 5. 포락선 검파기(V(b))와 π LC필터의 출력 전압(V(out)) | Output voltage of the envelope detector V(b) and a π-type LC filter V(out).
Download Original Figure
2-3 증폭기와 필터 설계

검파된 신호의 전압 이득을 위해 증폭기를 설계하였고, 신호의 수신감도를 개선하기 위해 대역 제한 필터를 설계하였다. 본 연구에서는 증폭기와 필터설계를 위해 LM324 저전력 연산증폭기를 사용하였다. LM324 연산증폭기는 4개의 연산증폭기가 집적되어 있으며, GBP(gain bandwidth product)가 1.2 MHz이고 3.3 V 단일 전원을 가진다. 신호를 증폭하기 위해 그림 6과 같이 2단 비반전 증폭기를 사용하였으며, 비반전 증폭기의 이득은 식 (1)과 같이 주어진다. 설계에서는 R1=10, R2=100으로 하여 2단 비반전 증폭기의 총 전압이득은 40 dB 이상을 갖는다.

v o = ( 1 + R 2 R 1 ) v i
(1)
jkiees-32-3-243-g6
그림 6. | Fig. 6. LM324 2단 증폭기 | LM324 two stage amplifier.
Download Original Figure

수신감도를 개선하기 위해 저역 통과 필터(LPF: low pass filter)를 설계한다. 검파된 기저대역 OOK 신호는 18 kHz이다. 불필요한 고주파의 잡음은 제거하면서 신호만 통과시키기 위해 18 kHz보다 조금 높은 45 kHz를 코너 주파수로 하고, 1 dB 리플을 가지는 Chebyshev 5차 저역 통과 필터를 설계하였다. Chebyshev 5차 저역 통과 필터의 전달 함수는 식 (2)와 같다.

H ( s ) = 1.405 × 10 11 s 2 + 6.745 × 10 4 s + 1.405 × 10 11 × 6.101 × 10 10 s 2 + 1.766 × 10 5 s + 6.101 × 10 10 × 1.091 × 10 5 s + 1.091 × 10 5
(2)

그림 7식 (2)의 전달함수를 구현한 SAB(single amplifier biquadratic) 능동필터 회로로 2차 필터 2단과 RC 1차 1단으로 구성된다. 그림 8그림 7 필터의 주파수 응답 그래프이다.

jkiees-32-3-243-g7
그림 7. | Fig. 7. 5차 체비셰프 저역 통과 필터 | Chebyshev 5th order low pass filter.
Download Original Figure
jkiees-32-3-243-g8
그림 8. | Fig. 8. 저역 통과 필터의 주파수 응답 | Frequency response of low pass filter.
Download Original Figure

Ⅲ. 제작 및 측정

그림 9는 설계 제작한 PCB이다. PCB는 4층 FR-4 기판으로 제작하였으며, 크기는 85×74 mm2이다. 그림 9에서 ①은 안테나 연결을 위한 SMA 커넥터로 안테나는 기판 뒷면에 연결하도록 설계하였다. ②는 임피던스 정합과 검파 회로이며, ③은 LM324를 이용한 2단 증폭기와 5차 Chebyshev 필터이다. 그리고 ④는 AS3933 수신 모듈이며, 저전력 동작을 위해 32 kHz인 클럭을 사용하였다.

jkiees-32-3-243-g9
그림 9. | Fig. 9. 제작한 WuRx PCB 보드 | Manufactured WuRx PCB board.
Download Original Figure

그림 10은 WuRx 시험을 위한 송수신 환경을 나타낸다. 먼저 ①은 16비트 기저대역 신호 패턴 발생 장치이고, ②는 이 신호를 RF 신호로 변조하는 RF신호 발생기이다. RF 신호발생기는 MARCONI 2051을 사용하였다. RF 신호는 900 MHz대역 UHF대역 다이폴 안테나를 통해 송신한다. ③은 수신 신호를 검출하기 위해 송신과 동일한 안테나를 사용하여 HP8561E 스펙트럼 분석기로 측정하였다. 그리고 ④는 시험할 WuRx모듈이다.

jkiees-32-3-243-g10
그림 10. | Fig. 10. WuRx 송수신 테스트 환경 (① 패턴생성기, ② MARCONI 2051, ③ HP8561E, ④ DUT) | WuRx test equipments (① Pattern generator, ② MARCONI 2051, ③ HP8561E, ④ DUT).
Download Original Figure

WuRx 안테나 정합 회로는 벡터 네트워크 분석기(VNA, vector network analyzer)를 이용하여 측정하였다. 정합회로는 설계 값을 초기조건으로 VNA를 통해 최적의 정합 조건을 찾았다. 그림 11은 정합한 후 측정 결과로 중심 주파수 900 MHz, 대역폭 10 MHz, 반사 손실이−20 dB 이하 조건을 만족한다.

jkiees-32-3-243-g11
그림 11. | Fig. 11. WuRx의 입력신호에 대한 반사 계수(S11) | Reflection coefficient of WuRx’s input signal.
Download Original Figure

그림 12는 입력 전력 −50 dBm 조건에서 검파 후 증폭기와 LPF를 통과한 기저대역 신호를 측정한 파형이다.

jkiees-32-3-243-g12
그림 12. | Fig. 12. 신호전력 −50 dBm 조건에서 측정한 신호 | Received signal at power −50 dBm.
Download Original Figure

수신 감도 측정을 위해 MARCONI 2051의 RF 송출 전력을 변화시키면서 스펙트럼 분석기로 수신 전력을 측정하였다. 수신한 신호에서 WuRx가 송출한 16비트 수신 패킷을 검출할 확률을 측정하였다. 수신감도 기준은 미검출 화률 1 % 이하 조건으로 설정하였다. 10,000개의 패킷을 송출하여 100번 이하의 확률로 오류가 발생하는 조건이 될 때까지 송신 신호를 감쇠시키며 측정하였다. 반복 측정은 Pattern generator로 16비트 키 패턴을 생성한 후 WuRx의 Wake-Up 출력 신호를 검출하여 PER을 Nucleo F411RE MCU보드로 측정하였다. 측정 결과, 1 % PER을 만족하는 수신 감도는 −52 dBm이며, 이 전력 수준에서 오경보는 발생하지 않았다. 오경보 확률의 측정은 지정된 16비트 키에서 임의의 1 비트만 변경하여 송출하였다. 수신 전력 −52 dBm 조건에서 10,000개 패킷을 송출한 경우, 수신기가 Wake-Up 신호를 출력하지 않았다.

WuRx 소모 전력을 측정하기 위해서는 900 MHz RF 신호가 있는 동작 상태에서 각 모듈의 전력 소모를 측정하였다. 3.3 V 단일 전원을 사용하였고, 전류 측정은 Agilent 34401A를 이용하였다. 측정 결과, 수신모듈 AS3993은 7 μA의 전류를 소모하였고, 증폭기와 LPF에 사용한 LM324는 612 μA의 전류를 소모하였다. 표 1에서 동작 상태 조건에서 AS3933 수신 모듈을 이용해 참고문헌 [5], [6]의 결과를 측정하였다.

표 1. | Table 1. WuRx 성능 비교 | WuRx specifications comparison.
Specification This work Ref. [5] Ref. [6]
Frequency (MHz) 900 868 433
Sensitivity (dBm) −52 −60 −53
Data rate (kbps) 2.52 4.5 N.A
Bit pattern (bits) 16 16 N.A
Supply voltage (V) 3.3 2.9~3.6 2.0
Current (μA) 619 2,089 8
Download Excel Table

표 1에서는 WuRx의 성능을 비교하는데, 참고문헌 [6]의 측정결과, 10 % PER이, 참고문헌 [5]는 1 % PER이 측정되었다. 소모 전류의 경우, 참고문헌 [6]에서는 8 μA로 낮았는데, 이는 증폭기와 저역 통과 필터를 사용하지 않고 다이오드로만 검파한 신호를 AS3933으로 직접 검출하였기 때문에 전류 소모가 낮다. 본 연구에서 참고문헌 [5]보다 낮은 전류 소모를 가지는 연산증폭기를 사용하였다. 본 연구에서 측정한 전송속도는 2.52 kbps이고, −52 dBm의 수신 전력에서 1 % PER이 측정되었다.

Ⅳ. 결 론

본 논문은 900 MHz 대역의 저전력 WuRx 모듈을 제작하고 성능을 평가하였다. WuRx 모듈은 900 MHz 정합회로와 Schottky 다이오드를 이용한 배전압 정류기 구조를 이용한 검파기를 사용하였다. 수신 감도를 개선하기 위해 LC필터와 LM324 연산증폭기를 이용하여 2단 증폭기와 Chebyshev 5차 저역 통과 필터를 설계하였다. 제작한 WuRx는 3.3V단일 전원을 사용하고 측정한 결과, 전송률 2.52 kbps에서 소모전류 619 μA이며, 1 % PER 조건에서 수신감도 −52 dBm으로 측정되었다.

Acknowledgements

이 논문은 2020년도 한동대학교의 연구년 지원에 의하여 작성되었음 (HGU-2020).

본 연구는 2020년도 중소벤처기업부의 기술개발사업 지원에 의한 연구임(S2738464).

References

[1].

E. Y. A. Lin, J. M. Rabaey, and A. Wolisz, “Powerefficient rendez-vous schemes for dense wireless sensor networks,” in 2004 IEEE International Conference on Communications, Paris, Jun. 2004, vol. 7, pp. 3769-3776.

[2].

E. Lopez-Aguilera, I. Demirkol, E. Garcia-Villegas, and J. Paradells, “IEEE 802.11-enabled wake-up radio: Use cases and applications,” Sensors, vol. 20, no. 1, p. 66, 2020.

[3].

P. P. Mercier, A. P. Chandrakasan, Ultra-Low-Power Short-Range Radios, Berlin, Springer International, pp. 146-147, 2015.

[4].

Y. K. Lee, Y. S. Kim, “Design of a 900 MHz wake-up receiver using an N-path filter,” The Journal of Korean Institute of Electromagnetic Engineering and Science, vol. 30, no. 10, pp. 814-822, Oct. 2019.

[5].

S. Bdiri, F. Derbel, and O. Kanoun, “An 868 MHz 7.5 µW wake-up receiver with −60 dBm sensitivity,” Journal of Sensors and Sensor Systems, vol. 5, no. 2, pp. 433-446, 2016.

[6].

G. U. Gamm, S. Stoecklin, and L. M. Reindl, “Wake-up receiver operating at 433 MHz,” in 2014 IEEE 11th International Multi-Conference on Systems, Signals & Devices(SSD14), Barcelona, Feb. 2014, pp. 1-44.

[7].

Austrian Mikro System, “AS3933: 3D Low Frequency Wakeup Receiver,” 2015. Available: http://www1.futuree lectronics.com/doc/AUSTRIAMICROSYSTEMS/AS3933-BQFT.pdf

Author Information

강 민 교 [한동대학교/석사과정]

jkiees-32-3-243-i1

  • https://orcid.org/0000-0003-1582-7329

  • 2020년 2월: 한동대학교 전사전자공학부 (공학사)

  • 2020년 3월~현재: 한동대학교 정보통신 공학과 석사과정

  • [주 관심분야] RF/Analog IC 설계, 무선통 신시스템, 초고주파 회로설계

박 지 우 [한동대학교/학사과정]

jkiees-32-3-243-i2

  • https://orcid.org/0000-0001-5176-6119

  • 2016년 3월~현재: 한동대학교 전산전자공학부 학사과정

  • [주 관심분야] RF/Analog IC 설계, 무선통신시스템, 초고주파 회로설계

김 영 식 [한동대학교/교수]

jkiees-32-3-243-i3

  • https://orcid.org/0000-0003-1590-8233

  • 1993년 2월: 포항공과대학교 전자전기공학과 (공학사)

  • 1995년 2월: 포항공과대학교 전자전기공학과 (공학석사)

  • 1999년 2월~현재: 포항공과대학교 전자전기공학과 (공학박사)

  • 1999년 3월~현재: 한동대학교 전산전자공학부 정교수

  • [주 관심분야] 센서네트워크 개발, RFID, 무선 송수신용 RF/Analog IC 설계, 무선통신용 모뎀 설계, RF 전력증폭기 개발